コンピューター論理組織-概要

現代の電子工学の世界では、「デジタル」という用語は一般的にコンピューターに関連付けられています。「デジタル」という用語は、数字を数えることによってコンピューターが動作する方法に由来するためです。長年、デジタルエレクトロニクスの適用はコンピューターシステムのみでした。しかし、今日では、デジタルエレクトロニクスは他の多くのアプリケーションで使用されています。以下に、*デジタルエレクトロニクス*が頻繁に使用される例をいくつか示します。

産業用プロセス制御
軍制
テレビ
通信システム
医療機器
レーダー
ナビゲーション

信号

信号*は、いくつかの情報を含む物理量として定義できます。これは、1つまたは複数の独立変数の関数です。信号には2つのタイプがあります。

アナログ信号
デジタル信号

アナログ信号

アナログ信号*は、連続値を持つ信号として定義されます。アナログ信号にはさまざまな値を無制限に設定できます。実世界のシナリオでは、自然で観察されるもののほとんどはアナログです。アナログ信号の例は次のとおりです。

温度
圧力
距離
音
電圧
現在
力

アナログ信号（温度）のグラフィカル表現

アナログ信号

アナログ信号を処理する回路は、アナログ回路またはシステムと呼ばれます。アナログシステムの例を次に示します。

フィルタ
アンプ
テレビ受像機
モーター速度コントローラー

アナログシステムの欠点

精度が低い
汎用性が低い
より多くのノイズ効果
より多くの歪み
天気の影響

デジタル信号

デジタル信号*は、有限値の個別値のみを持つ信号として定義されます。デジタル信号は連続信号ではありません。デジタル電子計算機では、入力はスイッチの助けを借りて与えられます。この入力は、2つの離散値またはレベルを持つ電気信号に変換されます。これらの1つは低レベルと呼ばれ、もう1つは高レベルと呼ばれます。信号は常に2つのレベルのいずれかになります。このタイプの信号はデジタル信号と呼ばれます。デジタル信号の例は次のとおりです。

バイナリ信号
オクタル信号
16進信号

デジタル信号のグラフィカル表現（バイナリ）

デジタル信号

デジタル信号を処理する回路は、デジタルシステムまたはデジタル回路と呼ばれます。デジタルシステムの例は次のとおりです。

レジスタ
フリップ・フロップ
カウンター
マイクロプロセッサー

デジタルシステムの利点

より正確に
多様性
歪みが少ない
簡単なコミュニケーション
情報の保存の可能性

アナログ信号とデジタル信号の比較

S.N.	Analog Signal	Digital Signal
1	Analog signal has infinite values.	Digital signal has a finite number of values.
2	Analog signal has a continuous nature.	Digital signal has a discrete nature.
3	Analog signal is generated by transducers and signal generators.	Digital signal is generated by A to D converter.
4	Example of analog signal − sine wave, triangular waves.	Example of digital signal − binary signal.

デジタルナンバーシステム

デジタルシステムは、数字と呼ばれるいくつかの記号があり、これらの記号が数字に占める位置に応じて異なる値を表す場合にのみ、位置番号システムを理解できます。

数字の各桁の値は、次を使用して決定できます。

桁
数字の桁の位置 *番号システムの基数（基数は、番号システムで使用可能な合計桁数として定義されます）。

10進数システム

私たちが日常生活で使用している数値システムは、10進数システムです。 10進数システムは、0〜9の10桁を使用するため、基数10を持っています。 10進数システムでは、小数点の左側の連続する位置は、単位、10、100、1000などを表します。

各位置は、ベースの特定のパワーを表します（10）。たとえば、10進数1234は、単位の位置にある数字4、10の位にある3、数百の位にある2、千の位にある1で構成され、その値は次のように記述できます。

(1&times1000) &plus; (2&times100) &plus; (3&times10) &plus; (4&timesl)
(1&times103) &plus; (2&times102) &plus; (3&times101)  &plus; (4&timesl00)
1000 &plus; 200 &plus; 30 &plus; 1
1234

コンピュータープログラマーまたはITプロフェッショナルとして、コンピューターで頻繁に使用される次の番号システムを理解する必要があります。

S.N.

Number System & Description

1

Binary Number System*

ベース2。使用される数字：0、1

2

Octal Number System

ベース8。使用される数字：0〜7

3

Hexa Decimal Number System

ベース16。使用される数字：0から9、使用される文字：A- F

2進数システム

特徴

0と1の2桁を使用します。
基数2の数値システムとも呼ばれます
2進数の各位置は、基数の2のべき乗（2）を表します。例：2 ^ 0 ^
2進数の最後の位置は、底のx乗（2）を表します。例：2 ^ x ^ここで、xは最後の位置を表します-1。

例

バイナリ番号：10101〜2〜

10進等価の計算-

Step	Binary Number	Decimal Number
Step 1	10101₂	1 &times 2⁴) PLUS (0 &times 2³) PLUS (1 &times 2²) PLUS (0 &times 2¹) PLUS (1 &times 2⁰1 &times 2⁴) PLUS (0 &times 2³) PLUS (1 &times 2²) PLUS (0 &times 2¹) PLUS (1 &times 2⁰₁₀
Step 2	10101₂	(16 PLUS 0 PLUS 4 PLUS 0 PLUS 1)₁₀
Step 3	10101₂	21₁₀

注： 10101〜2〜は通常10101と記述されます。

8進数システム

特徴

0、1、2、3、4、5、6、7の8桁を使用します。
ベース8番号システムとも呼ばれます
8進数の各位置は、基数の0乗（8）を表します。例：8 ^ 0 ^
8進数の最後の位置は、基数のx乗（8）を表します。例：8 ^ x ^ここで、xは最後の位置を表します-1。

例

8進数-12570〜8〜

10進等価の計算-

Step	Octal Number	Decimal Number
Step 1	12570₈	1 × 8⁴) PLUS (2 × 8³) PLUS (5 × 8²) PLUS (7 × 8¹) PLUS (0 × 8⁰1 × 8⁴) PLUS (2 × 8³) PLUS (5 × 8²) PLUS (7 × 8¹) PLUS (0 × 8⁰₁₀
Step 2	12570₈	(4096 PLUS 1024 PLUS 320 PLUS 56 PLUS 0)₁₀
Step 3	12570₈	5496₁₀

注意： 12570〜8〜は通常12570と記述されます。

16進数システム

特徴

10桁と6文字、0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、Fを使用します。
文字は、10から始まる数字を表します。 A = 10、B = 11、C = 12、D = 13、E = 14、F = 15。
ベース16番号システムとも呼ばれます。
16進数の各位置は、基数の0乗（16）を表します。例16 ^ 0 ^。
16進数の最後の位置は、基数のx乗（16）を表します。例16 ^ x ^ここで、xは最後の位置を表します-1。

例-

16進数：19FDE〜16〜

10進等価の計算-

Step	Hexadecimal Number	Decimal Number
Step 1	19FDE₁₆	1 × 16⁴) PLUS (9 × 16³) PLUS (F × 16²) PLUS (D × 16¹) PLUS (E × 16⁰1 × 16⁴) PLUS (9 × 16³) PLUS (F × 16²) PLUS (D × 16¹) PLUS (E × 16⁰₁₀
Step 2	19FDE₁₆	1 × 16⁴) PLUS (9 × 16³) PLUS (15 × 16²) PLUS (13 × 16¹) PLUS (14 × 16⁰1 × 16⁴) PLUS (9 × 16³) PLUS (15 × 16²) PLUS (13 × 16¹) PLUS (14 × 16⁰₁₀
Step 3	19FDE₁₆	(65536 PLUS 36864 PLUS 3840 PLUS 208 PLUS 14)₁₀
Step 4	19FDE₁₆	106462₁₀

注意- 19FDE〜16〜は通常19FDEと記述されます。

番号システムの変換

数値をあるベースから別のベースに変換するために使用できる多くの方法または技法があります。ここで次のことを示します-

他の基本システムの10進数
10進数への他の基本システム
非十進法への他の基本システム
ショートカット方式-バイナリからオクタル
ショートカット方式-8進数から2進数
ショートカット方式-2進数から16進数
ショートカット方法-16進数から2進数

他の基本システムの10進数

ステップ

*ステップ1 *-変換する10進数を新しいベースの値で除算します。
*ステップ2 *-新しいベース番号の右端の桁（最下位桁）としてステップ1の剰余を取得します。
*ステップ3 *-前の除算の商を新しいベースで除算します。
*ステップ4 *-新しいベース番号の次の数字（左）として、ステップ3の剰余を記録します。

手順3で商がゼロになるまで、手順3と4を繰り返して、右から左に剰余を取得します。

このようにして取得された最後の残りは、新しいベース番号の最上位桁（MSD）になります。

例-

10進数：29〜10〜

バイナリ等価の計算-

Step	Operation	Result	Remainder
Step 1	29/2	14	1
Step 2	14/2	7	0
Step 3	7/2	3	1
Step 4	3/2	1	1
Step 5	1/2	0	1

手順2および4で説明したように、最初の剰余が最下位桁（LSD）になり、最後の剰余が最上位桁（MSD）になるように、剰余を逆の順序で配置する必要があります。

10進数-29〜10〜= 2進数-11101〜2〜。

その他の基本システムから10進システム

ステップ

*ステップ1 *-各桁の列（位置）値を決定します（これは、桁の位置と番号体系の基数に依存します）。
*ステップ2 *-得られた列の値（ステップ1）に対応する列の数字を掛けます。
*ステップ3 *-ステップ2で計算した製品を合計します。合計は10進数の同等の値です。

例

2進数-11101〜2〜

10進等価の計算-

Step	Binary Number	Decimal Number
Step 1	11101₂	1 × 2⁴) PLUS (1 × 2³) PLUS (1 × 2²) PLUS (0 × 2¹) PLUS (1 × 2⁰1 × 2⁴) PLUS (1 × 2³) PLUS (1 × 2²) PLUS (0 × 2¹) PLUS (1 × 2⁰₁₀
Step 2	11101₂	(16 PLUS 8 PLUS 4 PLUS 0 PLUS 1)₁₀
Step 3	11101₂	29₁₀

2進数-11101〜2〜= 10進数-29〜10〜

その他のベースシステムから非10進数システム

ステップ

*ステップ1 *-元の数値を10進数（基数10）に変換します。
*ステップ2 *-取得した10進数を新しいベース番号に変換します。

例

8進数-25〜8〜

バイナリ等価の計算-

ステップ1-10進数に変換

Step	Octal Number	Decimal Number
Step 1	25₈	2 × 8¹) PLUS (5 × 8⁰2 × 8¹) PLUS (5 × 8⁰₁₀
Step 2	25₈	(16 PLUS 5 )₁₀
Step 3	25₈	21₁₀

8進数-25〜8〜= 10進数-21〜10〜

ステップ2-10進数から2進数への変換

Step	Operation	Result	Remainder
Step 1	21/2	10	1
Step 2	10/2	5	0
Step 3	5/2	2	1
Step 4	2/2	1	0
Step 5	1/2	0	1

10進数-21〜10〜= 2進数-10101〜2〜

8進数-25〜8〜= 2進数-10101〜2〜

ショートカットメソッド-バイナリからオクタル

ステップ

*ステップ1 *-2進数を3つのグループに分割します（右から開始）。
*ステップ2 *-3つの2進数の各グループを1つの8進数に変換します。

例

2進数-10101〜2〜

8進等価の計算-

Step	Binary Number	Octal Number
Step 1	10101₂	010 101
Step 2	10101₂	2₈ 5₈
Step 3	10101₂	25₈

2進数-10101〜2〜= 8進数-25〜8〜

ショートカット方法-8進数から2進数

ステップ

*ステップ1 *-各8進数を3桁の2進数に変換します（この変換では、8進数は10進数として扱われる場合があります）。
*ステップ2 *-結果のすべてのバイナリグループ（それぞれ3桁）を1つのバイナリ番号に結合します。

例

8進数-25〜8〜

バイナリ等価の計算-

Step	Octal Number	Binary Number
Step 1	25₈	2₁₀ 5₁₀
Step 2	25₈	010₂ 101₂
Step 3	25₈	010101₂

8進数-25〜8〜= 2進数-10101〜2〜

ショートカット方式-2進数から16進数

ステップ

*ステップ1 *-2進数を4つのグループに分けます（右から開始）。
*ステップ2 *-4つの2進数の各グループを1つの16進記号に変換します。

例

2進数-10101〜2〜

16進数等価の計算-

Step	Binary Number	Hexadecimal Number
Step 1	10101₂	0001 0101
Step 2	10101₂	1₁₀ 5₁₀
Step 3	10101₂	15₁₆

2進数-10101〜2〜= 16進数-15〜16〜

ショートカットメソッド-16進数から2進数

ステップ

*ステップ1 *-各16進数を4桁の2進数に変換します（この変換では、16進数は10進数として扱われる場合があります）。
*ステップ2 *-結果のすべてのバイナリグループ（4桁ずつ）を1つのバイナリ番号に結合します。

例

16進数-15〜16〜

バイナリ等価の計算-

Step	Hexadecimal Number	Binary Number
Step 1	15₁₆	1₁₀ 5₁₀
Step 2	15₁₆	0001₂ 0101₂
Step 3	15₁₆	00010101₂

16進数-15〜16〜= 2進数-10101〜2〜

バイナリコード

コーディングでは、数字、文字、または単語が特定の記号グループで表される場合、数字、文字、または単語がエンコードされていると言われます。シンボルのグループはコードと呼ばれます。デジタルデータは、バイナリビットのグループとして表され、保存され、送信されます。このグループは、*バイナリコード*とも呼ばれます。バイナリコードは、数字と英数字で表されます。

バイナリコードの利点

以下は、バイナリコードが提供する利点のリストです。

バイナリコードはコンピューターアプリケーションに適しています。
バイナリコードはデジタル通信に適しています。
バイナリコードを使用する場合、バイナリコードはデジタル回路の分析と設計を行います。
0と1のみが使用されているため、実装が簡単になります。

バイナリコードの分類

コードは大きく次の4つのカテゴリに分類されます。

加重コード
非加重コード
バイナリコード化された10進コード
英数字コード
エラー検出コード
エラー修正コード

加重コード

重み付きバイナリコードは、位置の重みの原則に従うバイナリコードです。数字の各位置は、特定の重みを表します。コードのいくつかのシステムは、0〜9の10進数を表すために使用されます。これらのコードでは、各10進数は4ビットのグループで表されます。

加重コード

非加重コード

このタイプのバイナリコードでは、位置の重みは割り当てられません。非加重コードの例は、Excess-3コードとGrayコードです。

超過3コード

Excess-3コードは、XS-3コードとも呼ばれます。これは、10進数を表すために使用される重み付けされていないコードです。超過3コードワードは、8421の各コードワードに（0011）〜2〜または（3）10を追加した8421 BCDコードワードから派生します。超過3コードは次のように取得されます-

Excess-3 code

例

BCDからExcess-3コードへ

グレーコード

それは非加重コードであり、算術コードではありません。つまり、ビット位置に割り当てられた特定の重みはありません。図に示すように、10進数がインクリメントされるたびに1ビットのみが変化するという非常に特殊な機能があります。一度に1ビットしか変更されないため、グレーコードは単位距離コードと呼ばれます。グレーコードは循環コードです。グレーコードは算術演算に使用できません。

グレーコード

グレイコードの適用

グレイコードは、シャフト位置エンコーダで一般的に使用されています。
シャフト位置エンコーダーは、シャフトの角度位置を表すコードワードを生成します。

Binary Coded Decimal（BCD）コード

このコードでは、各10進数は4ビットの2進数で表されます。 BCDは、各10進数をバイナリコードで表現する方法です。 BCDでは、4ビットで16個の数値（0000から1111）を表すことができます。ただし、BCDコードでは、これらのうち最初の10個（0000〜1001）のみが使用されます。残りの6つのコードの組み合わせ、つまり 1010から1111はBCDでは無効です。

BCDコード

BCDコードの利点

10進法に非常によく似ています。
10進数の0から9に相当するバイナリのみを覚えておく必要があります。

BCDコードの欠点

BCDの加算と減算には異なるルールがあります。
BCD演算はもう少し複雑です。
BCDは、10進数を表すためにバイナリよりも多くのビット数を必要とします。したがって、BCDはバイナリよりも効率が低くなります。

英数字コード

2進数字またはビットは、2つの状態「0」または「1」しかないため、2つのシンボルのみを表すことができます。しかし、通信にはさらに多くのシンボルが必要なので、これは2台のコンピューター間の通信には十分ではありません。これらの記号は、大文字と小文字、0〜9の数字、句読点、その他の記号を含む26個のアルファベットを表すために必要です。

英数字コードは、数字とアルファベット文字を表すコードです。ほとんどの場合、このようなコードは、情報の伝達に必要な記号やさまざまな指示など、他の文字も表します。英数字コードは、少なくとも10桁と26文字のアルファベットを表す必要があります。合計36アイテム。次の3つの英数字コードは、データ表現に非常に一般的に使用されます。

情報交換のためのアメリカ標準コード（ASCII）。
拡張バイナリコード10進交換コード（EBCDIC）。
5ビットのBaudotコード。

ASCIIコードは7ビットコードですが、EBCDICは8ビットコードです。 ASCIIコードは世界中でより一般的に使用されていますが、EBCDICは主に大型のIBMコンピューターで使用されています。

エラーコード

データ送信中にデータを検出および修正するために利用可能なバイナリコード技術があります。

Error Code	Description
Error Detection and Correction	Error detection and correction code techniques

コード変換

ある形式から別の形式にコードを変換するために使用できる多くの方法または手法があります。ここでは、次のことを示します

バイナリからBCDへの変換
BCDからバイナリへの変換
超過3へのBCD
BCDへの超過3

バイナリからBCDへの変換

ステップ

*ステップ1 *-2進数を10進数に変換します。
*ステップ2 *-10進数をBCDに変換します。

例-（11101）〜2〜をBCDに変換します。

ステップ1-10進数に変換

2進数-11101〜2〜

10進等価の計算-

Step	Binary Number	Decimal Number
Step 1	11101₂	1 × 2⁴) PLUS (1 × 2³) PLUS (1 × 2²) PLUS (0 × 2¹) PLUS (1 × 2⁰1 × 2⁴) PLUS (1 × 2³) PLUS (1 × 2²) PLUS (0 × 2¹) PLUS (1 × 2⁰₁₀
Step 2	11101₂	(16 PLUS 8 PLUS 4 PLUS 0 PLUS 1)₁₀
Step 3	11101₂	29₁₀

2進数-11101〜2〜= 10進数-29〜10〜

ステップ2-BCDに変換する

10進数-29〜10〜

BCDと同等の計算。各桁を4桁の同等の2進数のグループに変換します。

Step	Decimal Number	Conversion
Step 1	29₁₀	0010₂ 1001₂
Step 2	29₁₀	00101001_BCD

結果

(11101)2 =  (00101001)BCD

BCDからバイナリへの変換

ステップ

*ステップ1 *-BCD番号を10進数に変換します。
*ステップ2 *-10進数を2進数に変換します。

例-（00101001）〜BCD〜をバイナリに変換します。

ステップ1-BCDに変換する

BCD番号-（00101001）〜BCD〜

10進等価の計算。 4桁ごとにグループに変換し、各グループに相当する10進数を取得します。

Step	BCD Number	Conversion
Step 1	(00101001)_BCD	0010₂ 1001₂
Step 2	(00101001)_BCD	2₁₀ 9₁₀
Step 3	(00101001)_BCD	29₁₀

BCD番号-（00101001）〜BCD〜= 10進数-29〜10〜

ステップ2-バイナリに変換

10進数から2進数への変換に長い除算方法を使用しました。

10進数-29〜10〜

バイナリ等価の計算-

Step	Operation	Result	Remainder
Step 1	29/2	14	1
Step 2	14/2	7	0
Step 3	7/2	3	1
Step 4	3/2	1	1
Step 5	1/2	0	1

ステップ2および4で述べたように、最初の剰余が最下位桁（LSD）になり、最後の剰余が最上位桁（MSD）になるように、剰余を逆順に並べる必要があります。

10進数-29〜10〜= 2進数-11101〜2〜

結果

(00101001)BCD = (11101)2

超過3へのBCD

ステップ

*ステップ1 *-BCDを10進数に変換します。
*ステップ2 *-この10進数に（3）〜10〜を追加します。
*ステップ3 *-バイナリに変換して、余分な3コードを取得します。

例-（1001）〜BCD〜をExcess-3に変換します。

ステップ1-10進数に変換

（1001）〜BCD〜= 9〜10〜

ステップ2-10進数に3を加える

（9）〜10〜＆plus; （3）〜10〜=（12）〜10〜

ステップ3-超過3への変換

（12）〜10〜=（1100）〜2〜

結果

(1001)BCD = (1100)XS-3

過剰3からBCDへの変換

ステップ

*ステップ1 *-超過3桁の各4ビットから（0011）〜2〜を減算して、対応するBCDコードを取得します。

例-（10011010）〜XS-3〜をBCDに変換します。

Given XS-3 number  = 1 0 0 1 1 0 1 0
Subtract (0011)2   = 1 0 0 1 0 1 1 1
                    --------------------
               BCD = 0 1 1 0   0 1 1 1

結果

(10011010)XS-3 = (01100111)BCD

補数演算

補数は、減算操作を簡素化し、論理操作のためにデジタルコンピューターで使用されます。各基数rシステム（基数rは数値システムの基数を表します）には、2種類の補数があります。

S.N.	Complement	Description
1	Radix Complement	The radix complement is referred to as the r’s complement
2	Diminished Radix Complement	The diminished radix complement is referred to as the (r-1)'s complement

バイナリシステムの補完

バイナリシステムの基数はr = 2です。したがって、バイナリシステムの2種類の補数は、2の補数と1の補数です。

1の補数

数字の1の補数は、すべての1を0に、すべての0を1に変更することで見つかります。これは、補数または1の補数を取ると呼ばれます。 1の補数の例は次のとおりです。

1の補数

2の補数

2の2の補数は、1の補数の最下位ビット（LSB）に1を加算することにより得られます。

2の補数= 1の補数＆plus; 1

2の補数の例は次のとおりです。

2の補数

バイナリ演算

バイナリ算術は、すべてのデジタルコンピューターと他の多くのデジタルシステムの重要な部分です。

バイナリ加算

これは、バイナリ減算、乗算、除算のキーです。バイナリ加算には4つのルールがあります。

追加テーブル

4番目のケースでは、バイナリ加算により（1＆plus; 1 = 10）の合計が作成されます。指定された列には0が書き込まれ、1が次の列に繰り越されます。

例-追加

追加例

バイナリ減算

減算と借入、これらの2つの単語は、バイナリ減算に非常に頻繁に使用されます。バイナリ減算には4つのルールがあります。

減算テーブル

例-減算

減算の例

バイナリ乗算

2進乗算は10進乗算に似ています。 0と1のみが関係するため、10進数の乗算よりも簡単です。バイナリ乗算には4つのルールがあります。

乗算表

例-乗算

乗算の例

バイナリ部

2進除算は10進除算に似ています。これは、長い除算手順と呼ばれます。

例-除算

分割例

オクタル算術

8進数システム

以下は、8進数システムの特性です。

0、1、2、3、4、5、6、7の8桁を使用します。
ベース8番号システムとも呼ばれます。
8進数の各位置は、基数の0乗（8）を表します。例：8 ^ 0 ^
8進数の最後の位置は、基数のx乗（8）を表します。例：8 ^ x ^ここで、xは最後の位置を表します-1。

例

8進数-12570〜8〜

10進等価の計算-

Step	Octal Number	Decimal Number
Step 1	12570₈	1 × 8⁴) PLUS (2 × 8³) PLUS (5 × 8²) PLUS (7 × 8¹) PLUS (0 × 8⁰1 × 8⁴) PLUS (2 × 8³) PLUS (5 × 8²) PLUS (7 × 8¹) PLUS (0 × 8⁰₁₀
Step 2	12570₈	(4096 PLUS 1024 PLUS 320 PLUS 56 PLUS 0)₁₀
Step 3	12570₈	5496₁₀

注- 12570〜8〜は通常12570と記述されます。

オクタル加算

次の8進加算表は、8進加算の処理に役立ちます。

オクタル加算テーブル

この表を使用するには、この例で使用されている指示に従ってください：6〜8〜と5〜8〜を追加します。 A列で6を見つけてから、B列で5を見つけます。これら2つの列が交差する「合計」領域のポイントは、2つの数値の「合計」です。

68 &plus; 58 = 138.

例-追加

オクタル加算の例

オクタル減算

8進数の減算は、他の数値システムでの数値の減算と同じ規則に従います。唯一の違いは、借りた数です。 10進法では、10〜10〜のグループを借ります。バイナリシステムでは、2〜10〜のグループを借ります。 8進法では、8〜10のグループを借ります。

例-減算

オクタル減算の例

16進数演算

16進数システム

以下は、16進数システムの特性です。

10桁と6文字、0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、Fを使用します。
文字は、10から始まる数字を表します。 A = 10、B = 11、C = 12、D = 13、E = 14、F = 15。
ベース16番号システムとも呼ばれます。
16進数の各位置は、基数の0乗（16）を表します。例-16 ^ 0 ^
16進数の最後の位置は、基数のx乗（16）を表します。例-16 ^ x ^ここで、xは最後の位置を表します-1。

例

16進数-19FDE〜16〜

10進等価の計算-

Step	Hexadecimal Number	Decimal Number
Step 1	19FDE₁₆	1 × 16⁴) PLUS (9 × 16³) PLUS (F × 16²) PLUS (D × 16¹) PLUS (E × 16⁰1 × 16⁴) PLUS (9 × 16³) PLUS (F × 16²) PLUS (D × 16¹) PLUS (E × 16⁰₁₀
Step 2	19FDE₁₆	1 × 16⁴) PLUS (9 × 16³) PLUS (15 × 16²) PLUS (13 × 16¹) PLUS (14 × 16⁰1 × 16⁴) PLUS (9 × 16³) PLUS (15 × 16²) PLUS (13 × 16¹) PLUS (14 × 16⁰₁₀
Step 3	19FDE₁₆	(65536 PLUS 36864 PLUS 3840 PLUS 208 PLUS 14)₁₀
Step 4	19FDE₁₆	106462₁₀

注意- 19FDE〜16〜は通常19FDEと記述されます。

16進加算

次の16進数の加算表は、16進数の加算を処理するのに非常に役立ちます。

16進加算テーブル

この表を使用するには、この例で使用されている指示に従ってください-A〜16〜および5〜16〜を追加します。 X列でAを見つけ、Y列で5を見つけます。これら2つの列が交差する「合計」領域のポイントは、2つの数値の合計です。

A16 &plus; 516 = F16.

例-追加

16進加算の例

16進減算

16進数の減算は、他の番号システムの数値の減算と同じ規則に従います。唯一の違いは、借りた数です。 10進法では、10〜10〜のグループを借ります。バイナリシステムでは、2〜10〜のグループを借ります。 16進システムでは、16〜10〜のグループを借ります。

例-減算

16進数の減算の例

ブール代数

ブール代数を使用して、デジタル（論理）回路を分析および簡素化します。 2進数のみを使用します。 0および1。 Binary Algebra または logical Algebra とも呼ばれます。ブール代数は1854年に George Boole によって発明されました。

ブール代数のルール

以下は、ブール代数で使用される重要なルールです。

使用される変数は、2つの値のみを持つことができます。 HIGHの場合はバイナリ1、LOWの場合はバイナリ0。
変数の補数は、オーバーバー（-）で表されます。したがって、変数Bの補数は、B Barとして表されます。したがって、B = 0の場合、B Bar = 1およびB = 1の場合、B Bar = 0です。
変数の論理和は、変数間のプラス（+）記号で表されます。たとえば、A、B、CのORingはA＆plus;として表されます。 B＆plus; C.
2つ以上の変数の論理積は、A.B.Cのように、それらの間にドットを書くことで表されます ABCのようにドットが省略される場合があります。

ブール法

ブール法には6つのタイプがあります。

可換法

次の式を満たす2項演算は、可換演算と呼ばれます。

可換法則

可換則は、変数のシーケンスを変更しても論理回路の出力に影響を与えないと述べています。

連想法

この法則は、論理演算が実行される順序は効果が同じであるため無関係であると述べています。

連想法

分配法

分配法は次の条件を定めています。

分配法

そして法律

これらの法律はAND演算を使用します。したがって、それらは AND 法と呼ばれます。

AND Law

または法律

これらの法律はOR演算を使用しています。したがって、それらは OR 法と呼ばれます。

OR Law

反転法

この法律はNOT演算を使用しています。反転法則は、変数の二重反転が元の変数自体になることを示しています。

法律ではありません

重要なブール定理

以下に重要なブール定理をいくつか示します。

Boolean function/theorems	Description
Boolean Functions	Boolean Functions and Expressions, K-Map and NAND Gates realization
De Morgan’s Theorems	De Morgan’s Theorem 1 and Theorem 2

論理ゲート

論理ゲートは、デジタルシステムの基本的な構成要素です。これは、1つまたは複数の入力と1つの出力のみを持つ電子回路です。入力と出力の関係は、*特定のロジック*に基づいています。これに基づいて、論理ゲートはANDゲート、ORゲート、NOTゲートなどと名付けられます。

ANDゲート

AND演算を実行する回路を図に示します。 n個の入力（n> = 2）と1つの出力があります。

ANDゲート

論理図

真理値表

AND真理値表

ORゲート

OR演算を実行する回路を図に示します。 n個の入力（n> = 2）と1つの出力があります。

ORゲート

論理図

または論理図

真理値表

OR真理値表

NOTゲート

NOTゲートは*インバータ*とも呼ばれます。 1つの入力Aと1つの出力Yがあります。

ゲートなし

論理図

論理図ではありません

真理値表

真理値表ではない

NANDゲート

NOT-AND演算は、NAND演算として知られています。 n個の入力（n> = 2）と1つの出力があります。

NANDゲート

論理図

NAND論理図

真理値表

NAND真理値表

NORゲート

NOT-OR演算はNOR演算として知られています。 n個の入力（n> = 2）と1つの出力があります。

NORゲート

論理図

NOR論理図

真理値表

NOR真理値表

XORゲート

XORまたはEx-ORゲートは特別なタイプのゲートです。半加算器、全加算器、減算器で使用できます。排他的ORゲートは、EX-ORゲートまたはX-ORゲートと略される場合があります。 n個の入力（n> = 2）と1つの出力があります。

XORゲート

論理図

XOR論理図

真理値表

XOR真理値表

XNORゲート

XNORゲートは特別なタイプのゲートです。半加算器、全加算器、減算器で使用できます。排他的NORゲートは、EX-NORゲートまたはX-NORゲートと略される場合があります。 n個の入力（n> = 2）と1つの出力があります。

XNORゲート

論理図

XNOR論理図

真理値表

XNOR真理値表

組み合わせ回路

組み合わせ回路は、回路内のさまざまなゲートを組み合わせた回路です。たとえば、エンコーダー、デコーダー、マルチプレクサー、デマルチプレクサーなどです。組み合わせ回路の特性のいくつかは次のとおりです-

任意の時点での組み合わせ回路の出力は、入力端子に存在するレベルのみに依存します。
組み合わせ回路はメモリを使用しません。入力の以前の状態は、回路の現在の状態に影響を与えません。
組み合わせ回路は、n個の入力とm個の出力を持つことができます。

ブロック図

組み合わせ回路のブロック図

次のように、いくつかの重要な組み合わせ回路について詳しく説明します。

半加算器

半加算器は、2つの入力と2つの出力を備えた組み合わせ論理回路です。半加算回路は、2つのシングルビット2進数AとBを加算するように設計されています。これは、2つの*単一*ビット番号を追加するための基本的な構成要素です。この回路には、*キャリー*と*サム*の2つの出力があります。

全加算器

全加算器は、半加算回路の欠点を克服するために開発されました。 2つの1ビット数AとBを追加し、cを運ぶことができます。全加算器は、3つの入力と2つの出力の組み合わせ回路です。

ブロック図

全加算器のブロック図

真理値表

全加算器の真理値表

回路図

全加算回路図

Nビット並列加算器

全加算器は、キャリー入力とともに2桁の1桁の2進数のみを追加できます。しかし実際には、1ビットよりもはるかに長い2進数を追加する必要があります。 2つのnビット2進数を追加するには、nビット並列加算器を使用する必要があります。カスケードで多数の全加算器を使用します。前の全加算器のキャリー出力は、次の全加算器のキャリー入力に接続されます。

4ビット並列加算器

ブロック図では、A〜0〜およびB〜0〜は4ビットワードAおよびBのLSBを表します。したがって、Full Adder-0は最も低いステージです。したがって、そのC〜in〜は永続的に0になりました。残りの接続は、図1に示すnビット並列加算器の接続とまったく同じです。 4ビット並列加算器は非常に一般的な論理回路です。

ブロック図

4ビット加算器のブロック図

Nビット並列減算器

減算は、減算する数値の1または2の補数を取ることで実行できます。たとえば、Bの1の補数または2の補数をAに追加することにより、減算（A-B）を実行できます。つまり、バイナリ加算器を使用してバイナリ減算を実行できます。

4ビット並列減算器

減算される数（B）は、最初にインバーターを通過してその1の補数を取得します。次に、4ビット加算器がAとBの2の補数を加算して減算を生成します。 S〜3〜S〜2〜S〜1〜S〜0〜はバイナリ減算（A-B）の結果を表し、キャリー出力C〜out〜は結果の極性を表します。 A> Bの場合、Cout = 0で、バイナリ形式（A-B）の結果、C〜out〜= 1で、結果は2の補数形式です。

ブロック図

4ビット基板のブロック図

ハーフ減算器

ハーフ減算器は、2つの入力と2つの出力（差と借用）を備えた組み合わせ回路です。入力で2つのバイナリビットの差を生成し、1が借用されているかどうかを示す出力（借用）も生成します。減算（A-B）では、Aは被減数ビットと呼ばれ、Bは減数ビットと呼ばれます。

真理値表

ハーフサブストラクタの真理値表

回路図

ハーフサブトラクタ回路図

完全な減算器

ハーフ減算器の欠点は、フル減算器によって克服されます。完全減算器は、3つの入力A、B、Cと2つの出力DおよびC 'を備えた組み合わせ回路です。 Aは「被減数」、Bは「減数」、Cは前段階で生成された「借入」、Dは差出力、Cは借入出力です。

真理値表

完全な真理値表

回路図

完全なサブトラクタ回路図

マルチプレクサー

マルチプレクサは、組み合わせ回路の特別なタイプです。 nデータ入力、1出力、2 m = nのm選択入力があります。これは、n個のデータ入力の1つを選択して出力にルーティングするデジタル回路です。 n個の入力のいずれかの選択は、選択した入力によって行われます。選択した入力に適用されるデジタルコードに応じて、n個のデータソースから1つが選択され、単一の出力Yに送信されます。 Eはストロボまたはイネーブル入力と呼ばれ、カスケードに役立ちます。通常、アクティブLOWターミナルであるため、ローの場合に必要な操作を実行します。

ブロック図

n：1マルチプレクサーのブロック図

マルチプレクサには複数のバリエーションがあります

2：1マルチプレクサー
4：1マルチプレクサー
16：1マルチプレクサー
32：1マルチプレクサー

ブロック図

2：1マルチプレクサーのブロック図

真理値表

2：1マルチプレクサーの真理値表

デマルチプレクサ

デマルチプレクサは、マルチプレクサの逆の操作を実行します。 1つの入力を受け取り、それを複数の出力に分配します。入力は1つ、出力はn、選択入力はmです。一度に1つの出力ラインのみが選択ラインによって選択され、入力は選択された出力ラインに送信されます。デマルチプレクサは、図1に示すように単極多方向スイッチと同等です。

デマルチプレクサには複数のバリエーションがあります。

1：2デマルチプレクサー
1：4デマルチプレクサ
1：16デマルチプレクサー
1:32デマルチプレクサー

ブロック図

1：2デマルチプレクサーのブロック図

真理値表

1：2デマルチプレクサの真理値表

デコーダ

デコーダーは組み合わせ回路です。入力はnで、最大出力はm = 2nです。デコーダーは、データ入力のないデマルチプレクサーと同じです。エンコーダーの操作とまったく逆の操作を実行します。

ブロック図

デコーダーのブロック図

デコーダーの例を次に示します。

コードコンバーター
7セグメントデコーダーへのBCD
ニキシー管デコーダー
リレーアクチュエータ

2〜4ラインデコーダー

2〜4ラインデコーダーのブロック図を図に示します。 AとBは2つの入力で、D〜Dは4つの出力です。真理値表は、デコーダーの動作を説明しています。入力の特定の組み合わせに対してのみ、各出力が1であることを示しています。

ブロック図

2〜4デコーダーのブロック図

真理値表

2〜4デコーダーの真理値表

論理回路

2〜4デコーダーの論理回路

エンコーダ

エンコーダーは、デコーダーの逆演算を実行するように設計された組み合わせ回路です。エンコーダには、n個の入力ラインとm個の出力ラインがあります。エンコーダーは、デジタル入力番号に対応するmビットのバイナリコードを生成します。エンコーダーはn入力デジタルワードを受け入れ、それをmビットの別のデジタルワードに変換します。

ブロック図

エンコーダーのブロック図

エンコーダーの例は次のとおりです。

優先エンコーダー
10進数からBCDエンコーダー
オクタルからバイナリへのエンコーダー
16進数からバイナリへのエンコーダ

優先エンコーダー

これは特別なタイプのエンコーダーです。入力行が優先されます。 2つ以上の入力行が同時に1である場合、最も優先度の高い入力行が考慮されます。 4つの入力D〜0〜、D〜1〜、D〜2〜、D〜3〜、および2つの出力Y〜0〜、Y〜1〜があります。 4つの入力のうち、D〜3〜の優先度が最高で、D〜0〜の優先度が最低です。つまり、D〜3〜= 1の場合、他の入力に関係なく、Y〜1〜Y〜1〜= 11になります。同様に、D〜3〜= 0およびD〜2〜= 1の場合、他の入力に関係なくY〜1〜Y〜0〜= 10です。

ブロック図

Priority Encoderのブロック図

真理値表

優先度エンコーダーの真理値表

論理回路

優先順位エンコーダーの論理回路

順序回路

組み合わせ回路はメモリを使用しません。したがって、入力の以前の状態は、回路の現在の状態に影響を与えません。ただし、順序回路にはメモリがあるため、出力は入力に基づいて変化します。このタイプの回路は、以前の入力、出力、クロック、メモリ要素を使用します。

ブロック図

順序回路のブロック図

フリップ・フロップ

フリップフロップは、一般的に入力をサンプリングし、連続ではなく特定の瞬間にのみ出力を変更する順序回路です。フリップフロップは、ラッチのようにレベルトリガーされるのではなく、エッジセンシティブまたはエッジトリガーであると言われています。

S-Rフリップフロップ

基本的には、追加の enable 入力を持つNANDゲートを使用したS-Rラッチです。レベルトリガーSR-FFとも呼ばれます。このため、出力の回路は、イネーブル入力（E）がアクティブになっている場合にのみ発生します。つまり、この回路はE = 1の場合はS-Rラッチとして動作しますが、E = 0の場合は出力に変化はありません。

ブロック図

SRフリップフロップのブロック図

回路図

SRフリップフロップの回路図

真理値表

SRフリップフロップの真理値表

操作

S.N.	Condition	Operation
1	S = R = 0 : No change	If S = R = 0 then output of NAND gates 3 and 4 are forced to become 1. したがって、R 'とS’は両方とも1になります。 S 'とR’はNANDゲートを使用した基本的なS-Rラッチの入力であるため、出力の状態に変化はありません。
2	S = 0, R = 1, E = 1	Since S = 0, output of NAND-3 i.e. R' = 1 and E = 1 the output of NAND-4 i.e. S' = 0. したがって、Q〜n＆plus; 1〜= 0およびQ〜n＆plus; 1〜bar = 1です。これはリセット状態です。
3	S = 1, R = 0, E = 1	Output of NAND-3 i.e. R' = 0 and output of NAND-4 i.e. S' = 1. したがって、S-R NANDラッチの出力はQ〜n + 1〜= 1およびQ〜n + 1〜bar = 0です。これがリセット条件です。
4	S = 1, R = 1, E = 1	As S = 1, R = 1 and E = 1, the output of NAND gates 3 and 4 both are 0 i.e. S' = R' = 0. したがって、基本的なNANDラッチで Race 状態が発生します。

マスタースレーブJKフリップフロップ

マスタースレーブJK FFは、2番目の出力から最初の入力へのフィードバックを持つ2つのS-R FFのカスケードです。マスターはトリガーされた正のレベルです。ただし、クロックラインにインバータが存在するため、スレーブは負のレベルに応答します。したがって、クロック= 1（正レベル）の場合、マスターはアクティブで、スレーブは非アクティブです。一方、clock = 0（低レベル）の場合、スレーブはアクティブで、マスターは非アクティブです。

回路図

J-Kフリップフロップの回路図

真理値表

J-Kフリップフロップの真理値表

操作

S.N.	Condition	Operation
1	J = K = 0 (No change)	When clock = 0, the slave becomes active and master is inactive. But since the S and R inputs have not changed, the slave outputs will also remain unchanged. Therefore outputs will not change if J = K =0.
2	J = 0 and K = 1 (Reset)	Clock = 1 − Master active, slave inactive. Therefore outputs of the master become Q₁ = 0 and Q₁ bar = 1. That means S = 0 and R =1. クロック= 0-スレーブがアクティブ、マスターが非アクティブ。したがって、スレーブの出力はQ = 0およびQ bar = 1になります。再びクロック= 1-マスターがアクティブ、スレーブが非アクティブ。したがって、変更された出力Q = 0およびQ bar = 1がマスターにフィードバックされても、その出力はQ1 = 0およびQ1 bar = 1になります。つまり、S = 0およびR = 1です。したがって、クロック= 0でスレーブがアクティブになると、スレーブの出力はQ = 0およびQ bar = 1のままになります。したがって、マスタースレーブから安定した出力が得られます。
3	J = 1 and K = 0 (Set)	Clock = 1 − Master active, slave inactive. Therefore outputs of the master become Q₁ = 1 and Q₁ bar = 0. That means S = 1 and R =0. クロック= 0-スレーブがアクティブ、マスターが非アクティブ。したがって、スレーブの出力はQ = 1およびQ bar = 0になります。再びクロック= 1-すると、スレーブの出力がQ = 1およびQ bar = 0に安定していることがわかります。
4	J = K = 1 (Toggle)	Clock = 1 − Master active, slave inactive. Outputs of master will toggle. So S and R also will be inverted. クロック= 0-スレーブがアクティブ、マスターが非アクティブ。スレーブの出力が切り替わります。これらの変更された出力は、マスター入力に戻されます。ただし、クロック= 0なので、マスターはまだ非アクティブです。したがって、これらの変更された出力には応答しません。これにより、競合状態につながる複数の切り替えが回避されます。マスタースレーブフリップフロップは、競合状態を回避します。

遅延フリップフロップ/Dフリップフロップ

遅延フリップフロップまたはDフリップフロップは、S入力とR入力の間に接続されたNANDインバーターを備えた単純なゲートS-Rラッチです。入力は1つだけです。しばらくすると、入力データが出力に表示されます。 i/pとo/pの間のこのデータ遅延のため、遅延フリップフロップと呼ばれます。 SとRは、NANDインバーターにより互いに補完します。したがって、S = R = 0またはS = R = 1の場合、これらの入力条件は表示されません。この問題は、SR = 00およびSR = 1の条件によって回避されます。

ブロック図

Dフリップフロップのブロック図

回路図

Dフリップフロップの回路図

真理値表

Dフリップフロップの真理値表

操作

S.N.	Condition	Operation
1	E = 0	Latch is disabled. Hence no change in output.
2	E = 1 and D = 0	If E = 1 and D = 0 then S = 0 and R = 1. Hence irrespective of the present state, the next state is Q_nPLUS1 = 0 and Q_nPLUS1 bar = 1. This is the reset condition.
3	E = 1 and D = 1	If E = 1 and D = 1, then S = 1 and R = 0. This will set the latch and Q_nPLUS1 = 1 and Q_nPLUS1 bar = 0 irrespective of the present state.

Toggle Flip Flop/T Flip Flop

トグルフリップフロップは、基本的にJとK端子が永続的に接続されたJKフリップフロップです。シンボル図に示すように、 T で示される入力のみがあります。正のエッジでトリガーされるTフリップフロップのシンボルは、ブロック図に示されています。

シンボル図

Tフリップフロップのシンボル図

ブロック図

Tフリップフロップのブロック図

真理値表

Tフリップフロップの真理値表

操作

S.N.	Condition	Operation
1	T = 0, J = K = 0	The output Q and Q bar won’t change
2	T = 1, J = K = 1	Output will toggle corresponding to every leading edge of clock signal.

デジタルレジスタ

フリップフロップは、デジタルデータの保存に使用できる1ビットのメモリセルです。ビット数の観点からストレージ容量を増やすには、フリップフロップのグループを使用する必要があります。このようなフリップフロップのグループは、レジスタ*として知られています。 * nビットレジスタ*は、 *n 個のフリップフロップで構成され、* nビット*ワードを格納できます。

レジスタ内のバイナリデータは、レジスタ内で1つのフリップフロップから別のフリップフロップに移動できます。このようなデータ転送を許可するレジスタは、*シフトレジスタ*と呼ばれます。シフトレジスタには4つの動作モードがあります。

シリアル入力シリアル出力
シリアル入力パラレル出力
パラレル入力シリアル出力
パラレル入力パラレル出力

シリアル入力シリアル出力

すべてのフリップフロップを最初にリセット状態にします。 Q〜3〜= Q〜2〜= Q〜1〜= Q〜0〜= 0 4ビットの2進数1 1 1 1のエントリがレジスタに作成される場合、この番号はLSBビットが最初に適用された* D〜in〜ビットに適用される必要があります。 FF-3のD入力、つまり D〜3〜はシリアルデータ入力 D〜in〜*に接続されます。 FF-3の出力、つまり Q〜3〜は次のフリップフロップの入力に接続されています。 D〜2〜など。

ブロック図

SISOレジスタのブロック図

操作

クロック信号を適用する前に、Q〜3〜Q〜2〜Q〜1〜Q〜0〜= 0000とし、入力する番号のLSBビットをD〜in〜に適用します。したがって、D〜in〜= D〜3〜= 1。クロックを適用します。クロックの最初の立ち下がりエッジで、FF-3が設定され、レジスタに格納されるワードはQ〜3〜Q〜2〜Q〜1〜Q〜0〜= 1000です。

SISO操作ステップ1

次のビットをD〜in〜に適用します。したがって、D〜in〜= 1。クロックの次のネガティブエッジがヒットするとすぐに、FF-2が設定され、保存されたワードがQ〜3〜Q〜2〜Q〜1〜Q〜0〜= 1100に変わります。

SISO操作ステップ2

格納する次のビットを適用します 1からD〜in〜。クロックパルスを適用します。 3番目の負のクロックエッジがヒットするとすぐに、FF-1が設定され、出力がQ〜3〜Q〜2〜Q〜1〜Q〜0〜= 1110に変更されます。

SISO操作ステップ3

同様に、D〜in〜= 1で、4番目のネガティブクロックエッジが到着すると、レジスタに格納されるワードはQ〜3〜Q〜2〜Q〜1〜Q〜0〜= 1111です。

SISO操作ステップ4

真理値表

SISOレジスタの真理値表

波形

SISO登録の波形

シリアル入力パラレル出力

このようなタイプの操作では、データは連続して入力され、並行して取り出されます。
データはビットごとにロードされます。データがロードされている限り、出力は無効になります。
データの読み込みが完了すると、すべてのフリップフロップに必要なデータが含まれ、出力が有効になり、読み込まれたすべてのデータがすべての出力ラインで同時に利用可能になります。
4ビットワードをロードするには、4クロックサイクルが必要です。したがって、SIPOモードの動作速度はSISOモードの動作速度と同じです。

ブロック図

SIPOレジスタのブロック図

パラレル入力シリアル出力（PISO）

データビットは並列に入力されます。
以下に示す回路は、4ビットのパラレル入力シリアル出力レジスタです。
前のフリップフロップの出力は、組み合わせ回路を介して次のフリップフロップの入力に接続されます。
バイナリ入力ワードB〜0〜、B〜1〜、B〜2〜、B〜3〜は、同じ組み合わせ回路を通して適用されます。
この回路が機能するモードには、シフトモードとロードモードの2つがあります。

ロードモード

シフト/ロードバーラインがロー（0）の場合、ANDゲート2、4、6はアクティブになり、B〜1〜、B〜2〜、B〜3〜ビットを対応するフリップフロップに渡します。クロックのローエッジで、バイナリ入力B〜0〜、B〜1〜、B〜2〜、B〜3〜は対応するフリップフロップにロードされます。したがって、並列ロードが行われます。

シフトモード

シフト/ロードバーラインがロー（1）の場合、ANDゲート2、4、および6は非アクティブになります。したがって、データの並列ロードは不可能になります。ただし、ANDゲート1、3、および5はアクティブになります。したがって、クロックパルスの適用時にビット単位でデータを左から右にシフトします。したがって、パラレルインシリアルアウト操作が行われます。

ブロック図

PISOレジスタのブロック図

パラレル入力パラレル出力（PIPO）

このモードでは、4ビットのバイナリ入力B〜0〜、B〜1〜、B〜2〜、B〜3〜がデータ入力D〜0〜、D〜1〜、D〜2〜、Dに適用されます4つのフリップフロップのそれぞれ〜3〜。負のクロックエッジが適用されるとすぐに、入力バイナリビットがフリップフロップに同時にロードされます。ロードされたビットは、出力側に同時に表示されます。すべてのビットをロードするには、クロックパルスのみが不可欠です。

ブロック図

PIPOレジスタのブロック図

双方向シフトレジスタ

2進数が1桁左にシフトされる場合、元の数値に2を掛けることと同じです。同様に、2進数が1桁右にシフトされる場合、元の数値を2で除算することと同じです。
したがって、シフトレジスタを使用して特定の2進数を乗算および除算する場合は、データを左または右のいずれかの方向に移動できる必要があります。
このようなレジスタは、双方向レジスタと呼ばれます。 4ビットの双方向シフトレジスタを図1に示します。
モード選択入力（M）とともに、シリアル右シフトデータ入力DRとシリアル左シフトデータ入力DLの2つのシリアル入力があります。

ブロック図

双方向シフトレジスタのブロック図

操作

S.N.

Condition

Operation

1

With M = 1 − Shift right operation

If M = 1, then the AND gates 1, 3, 5 and 7 are enabled whereas the remaining AND gates 2, 4, 6 and 8 will be disabled.

D〜R〜のデータは、クロックパルスの印加時にFF-3からFF-0にビットごとに右にシフトされます。したがって、M = 1の場合、シリアル右シフト操作が得られます。

2

With M = 0 − Shift left operation

When the mode control M is connected to 0 then the AND gates 2, 4, 6 and 8 are enabled while 1, 3, 5 and 7 are disabled.

D〜L〜のデータは、クロックパルスの適用時にFF-0からFF-3にビット単位で左にシフトされます。したがって、M = 0の場合、シリアル右シフト操作が得られます。

ユニバーサルシフトレジスタ

データを一方向にのみシフトできるシフトレジスタは、単方向シフトレジスタと呼ばれます。データを両方向にシフトできるシフトレジスタは、双方向シフトレジスタと呼ばれます。同じロジックを適用して、データを両方向にシフトし、並行してロードできるシフトレジスタは、ユニバーサルシフトレジスタとして知られています。シフトレジスタは、次の操作を実行することができます-

並列ローディング
左シフト
右シフト

モード制御入力は、パラレルロード動作ではロジック1に接続され、シリアルシフトでは0に接続されます。モード制御ピンをグランドに接続すると、ユニバーサルシフトレジスタは双方向レジスタとして機能します。シリアル左操作の場合、入力はシリアル入力に適用され、図に示すANDゲート1に進みます。一方、右シフト操作では、シリアル入力がD入力に適用されます。

ブロック図

ユニバーサルシフトレジスタのブロック図

デジタルカウンター

カウンターは順序回路です。パルスのカウントに使用されるデジタル回路は、既知のカウンターです。カウンターは、フリップフロップの最も広い用途です。これは、クロック信号が適用されたフリップフロップのグループです。カウンターには2つのタイプがあります。

非同期またはリップルカウンター。
同期カウンター。

非同期またはリップルカウンター

2ビットリップルアップカウンターの論理図を図に示します。トグル（T）フリップフロップが使用されています。ただし、JとKをロジック1に永続的に接続した状態でもJKフリップフロップを使用できます。外部クロックはフリップフロップAのクロック入力に適用され、Q〜A〜出力は次のフリップフロップのクロック入力に適用されます。 FF-B。

論理図

非同期カウンタまたはリップルカウンタの論理図

操作

S.N.	Condition	Operation
1	Initially let both the FFs be in the reset state	Q_BQ_A = 00 initially
2	After 1st negative clock edge	As soon as the first negative clock edge is applied, FF-A will toggle and Q_A will be equal to 1. Q〜A〜はFF-Bのクロック入力に接続されています。 Q〜A〜は0から1に変更されたため、FF-Bによってポジティブクロックエッジとして扱われます。 FF-BはネガティブエッジトリガーFFであるため、Q〜B〜に変化はありません。 Q〜B〜Q〜A〜= 01最初のクロックパルスの後。
3	After 2nd negative clock edge	On the arrival of second negative clock edge, FF-A toggles again and Q_A = 0. Q〜A〜の変化は、FF-Bの負のクロックエッジとして機能します。したがって、それも切り替わり、Q〜B〜は1になります。 2番目のクロックパルスの後、Q〜B〜Q〜A〜= 10。
4	After 3rd negative clock edge	On the arrival of 3rd negative clock edge, FF-A toggles again and Q_A become 1 from 0. これは前向きな変化であるため、FF-Bはそれに反応せず、非アクティブのままです。したがって、Q〜B〜は変更されず、1に等しくなり続けます。 Q〜B〜Q〜A〜= 3番目のクロックパルスの後。
5	After 4th negative clock edge	On the arrival of 4th negative clock edge, FF-A toggles again and Q_A becomes 1 from 0. Q〜A〜のこの負の変化は、FF-Bのクロックパルスとして機能します。したがって、トグルしてQ〜B〜を1から0に変更します。 Q〜B〜Q〜A〜= 4番目のクロックパルスの後。

真理値表

非同期カウンターまたはリップルカウンターの真理値表

同期カウンター

「クロック」パルスがカウンタ内のすべてのフリップフロップに同時に適用される場合、そのようなカウンタは同期カウンタと呼ばれます。

2ビット同期アップカウンター

FF-AのJ〜A〜およびK〜A〜入力は、ロジック1に関連付けられています。したがって、FF-Aはトグルフリップフロップとして機能します。 J〜B〜およびK〜B〜入力はQ〜A〜に接続されます。

論理図

同期カウンターの論理図

操作

S.N.	Condition	Operation
1	Initially let both the FFs be in the reset state	Q_BQ_A = 00 initially.
2	After 1st negative clock edge	As soon as the first negative clock edge is applied, FF-A will toggle and Q_A will change from 0 to 1. ただし、負のクロックエッジQ〜A〜、J〜B〜= K〜B〜= 0を適用した瞬間。したがって、FF-Bは状態を変更しません。したがって、Q〜B〜は0のままです。 Q〜B〜Q〜A〜= 01最初のクロックパルスの後。
3	After 2nd negative clock edge	On the arrival of second negative clock edge, FF-A toggles again and Q_A changes from 1 to 0. しかし、この時点でQ〜A〜は1でした。したがって、J〜B〜= K〜B〜= 1およびFF-Bが切り替わります。したがって、Q〜B〜は0から1に変わります。 2番目のクロックパルスの後、Q〜B〜Q〜A〜= 10。
4	After 3rd negative clock edge	On application of the third falling clock edge, FF-A will toggle from 0 to 1 but there is no change of state for FF-B. Q〜B〜Q〜A〜= 3番目のクロックパルスの後。
5	After 4th negative clock edge	On application of the next clock pulse, Q_A will change from 1 to 0 as Q_B will also change from 1 to 0. Q〜B〜Q〜A〜= 4番目のクロックパルスの後。

カウンターの分類

カウントの進行方法に応じて、同期または非同期カウンターは次のように分類されます-

アップカウンター
ダウンカウンター
アップ/ダウンカウンター

アップ/ダウンカウンター

アップカウンターとダウンカウンターを組み合わせて、アップ/ダウンカウンターを取得します。モード制御（M）入力も用意されており、アップモードまたはダウンモードを選択できます。アップ/ダウン動作を実現するには、フリップフロップの各ペア間で組み合わせ回路を設計して使用する必要があります。

アップ/ダウンカウンターのタイプ
UP/DOWNリップルカウンター
アップ/ダウン同期カウンター

アップ/ダウンリップルカウンター

UP/DOWNリップルカウンターでは、すべてのFFがトグルモードで動作します。したがって、TフリップフロップまたはJKフリップフロップのいずれかを使用します。 LSBフリップフロップはクロックを直接受信します。ただし、1つおきのFFへのクロックは、前のFFの出力（Q = Qバー）から取得されます。

* UPカウントモード（M = 0）*-アップカウントを行う場合、前のFFのQ出力は次のステージのクロックに接続されます。このモードでは、モード選択入力Mはロジック0（M = 0）です。
* DOWNカウントモード（M = 1）*-M = 1の場合、前のFFのQバー出力が次のFFに接続されます。これにより、カウンタがカウントモードで動作します。

例

3ビットバイナリアップ/ダウンリップルカウンター。

3ビット-したがって、3つのFFが必要です。
UP/DOWN-したがって、モード制御入力が不可欠です。
リップルアップカウンターの場合、前のFFのQ出力が次のFFのクロック入力に接続されます。
リップルアップカウンターの場合、前のFFのQ出力が次のFFのクロック入力に接続されます。
リップルダウンカウンターの場合、前のFFのQバー出力は次のFFのクロック入力に接続されます。
前のFFのQおよびQバー出力の選択は、モード制御入力Mによって制御され、M = 0の場合、UPカウントします。 QをCLKに接続します。 M = 1の場合、カウントダウン。 QバーをCLKに接続します。

ブロック図

アップ/ダウンカウンターのブロック図

真理値表

アップ/ダウンカウンターの真理値表

操作

S.N.

Condition

Operation

1

Case 1 − With M = 0 (Up counting mode)

If M = 0 and M bar = 1, then the AND gates 1 and 3 in fig. will be enabled whereas the AND gates 2 and 4 will be disabled.

したがって、Q〜A〜はFF-Bのクロック入力に接続され、Q〜B〜はFF-Cのクロック入力に接続されます。

これらの接続は、通常のアップカウンターの接続と同じです。したがって、M = 0の場合、回路はアップカウンターとして機能します。

2

Case 2: With M = 1 (Down counting mode)

If M = 1, then AND gates 2 and 4 in fig. are enabled whereas the AND gates 1 and 3 are disabled.

したがって、Q〜A〜バーはFF-Bのクロック入力に接続され、Q〜B〜バーはFF-Cのクロック入力に接続されます。

これらの接続は、ダウンカウンターを生成します。したがって、M = 1の場合、回路はダウンカウンターとして機能します。

モジュラスカウンター（MOD-Nカウンター）

2ビットリップルカウンターはMOD-4カウンターと呼ばれ、3ビットリップルカウンターはMOD-8カウンターと呼ばれます。したがって、一般的に、nビットのリップルカウンタはモジュロNカウンタと呼ばれます。ここで、MOD番号= 2 ^ n ^。

モジュラスの種類

2ビットアップまたはダウン（MOD-4）
3ビットアップまたはダウン（MOD-8）
4ビットアップまたはダウン（MOD-16）

カウンターの応用

周波数カウンター
デジタル時計
時間測定
AからDへのコンバーター
分周器回路
デジタル三角波発生器。

メモリーデバイス

記憶は人間の脳のようなものです。データと命令を保存するために使用されます。コンピュータメモリは、データが処理され、処理に必要な命令が保存されるコンピュータのストレージスペースです。

メモリは、多数の小さな部分に分割されます。各部分はセルと呼ばれます。各場所またはセルには、ゼロからメモリサイズから1を引いた値まで変化する一意のアドレスがあります。

たとえば、コンピュータに64kワードがある場合、このメモリユニットには64 * 1024 = 65536のメモリ位置があります。これらの場所のアドレスは、0〜65535の範囲です。

メモリは主に2種類あります

内部メモリ-キャッシュメモリとプライマリ/メインメモリ
外部メモリ-磁気ディスク/光ディスクなど

メモリ階層

上から下に行くと、メモリ階層の特性は次のようになります。

ストレージに関する容量が増加します。
ストレージのビットあたりのコストが減少します。
CPUによるメモリのアクセス頻度が減少します。
CPUによるアクセス時間が増加します。

RAM

RAMは、データ、プログラム、およびプログラム結果を保存するためのCPUの内部メモリを構成します。読み取り/書き込みメモリです。ランダムアクセスメモリ（RAM）と呼ばれます。

RAMのアクセス時間はワードのアドレスに依存しないため、メモリ内の各保存場所は他の場所と同じくらい簡単にアクセスでき、同じ時間がかかります。ランダムに非常に高速にメモリにアクセスできますが、非常に高価な場合もあります。

RAMは揮発性、つまりコンピューターの電源を切るか、停電が発生すると、そこに保存されているデータは失われます。したがって、バックアップ無停電電源装置（UPS）は、コンピューターでよく使用されます。 RAMは、物理的なサイズと保持できるデータ量の両方の点で小さいです。

RAMには2種類あります

スタティックRAM（SRAM）
ダイナミックRAM（DRAM）

スタティックRAM（SRAM）

単語「 static 」は、電力が供給されている限りメモリの内容が保持されることを示します。ただし、揮発性のために電力が低下すると、データが失われます。 SRAMチップは、6トランジスタのマトリックスを使用し、コンデンサは使用しません。トランジスタはリークを防ぐために電力を必要としないため、SRAMを定期的に更新する必要はありません。

マトリックス内に余分なスペースがあるため、SRAMは同じ量のストレージスペースにDRAMよりも多くのチップを使用するため、製造コストが高くなります。

キャッシュメモリは非常に高速で小さい必要があるため、静的RAMが使用されます。

ダイナミックRAM（DRAM）

DRAMは、SRAMとは異なり、データを維持するために継続的に*リフレッシュ*する必要があります。これは、メモリを1秒間に数百回データを書き換えるリフレッシュ回路に配置することによって行われます。 DRAMは安価で小さいため、ほとんどのシステムメモリに使用されます。すべてのDRAMはメモリセルで構成されています。これらのセルは、1つのコンデンサと1つのトランジスタで構成されています。

ROM

ROMは読み取り専用メモリの略です。読み取りのみできるが書き込みはできないメモリ。このタイプのメモリは不揮発性です。情報は、製造中にそのようなメモリに永続的に保存されます。

ROMは、電気が最初にオンになったときにコンピューターを起動するために必要な命令を格納します。この操作はブートストラップと呼ばれます。 ROMチップはコンピューターだけでなく、洗濯機や電子レンジなどの他の電子機器でも使用されています。

以下はROMのさまざまなタイプです-

MROM（マスクROM）

最初のROMは、あらかじめプログラムされたデータまたは命令のセットを含むハードワイヤードデバイスでした。これらの種類のROMは、マスクROMと呼ばれます。安価なROMです。

PROM（プログラム可能な読み取り専用メモリ）

PROMは読み取り専用メモリで、ユーザーが1回だけ変更できます。ユーザーは空のPROMを購入し、PROMプログラマーを使用して目的のコンテンツを入力します。 PROMチップの内部には、プログラミング中に焼き切れる小さなヒューズがあります。一度だけプログラムでき、消去はできません。

EPROM（消去可能およびプログラム可能な読み取り専用メモリ）

EPROMは、最大40分間紫外線にさらすと消去できます。通常、EPROM消しゴムはこの機能を実現します。プログラミング中、絶縁ゲート領域に電荷が閉じ込められます。電荷には漏れ経路がないため、電荷は10年以上保持されます。この電荷を消去するために、紫外線が水晶窓（蓋）を通過します。紫外線にさらされると、電荷が散逸します。通常の使用時には、石英の蓋はステッカーで密封されます。

EEPROM（電気的に消去およびプログラム可能な読み取り専用メモリ）

EEPROMは電気的にプログラムおよび消去されます。約1万回消去して再プログラムできます。消去とプログラミングには約4〜10ミリ秒（ミリ秒）かかります。 EEPROMでは、任意の場所を選択的に消去およびプログラムできます。 EEPROMは、チップ全体を消去するのではなく、一度に1バイトずつ消去できます。したがって、再プログラミングのプロセスは柔軟ですが、時間がかかります。

シリアルアクセスメモリ

順次アクセスとは、必要なデータが見つかるまで、システムがメモリアドレスの先頭からストレージデバイスを検索する必要があることを意味します。このようなアクセスをサポートするメモリデバイスは、シーケンシャルアクセスメモリまたはシリアルアクセスメモリと呼ばれます。磁気テープは、シリアルアクセスメモリの例です。

ダイレクトアクセスメモリ

ダイレクトアクセスメモリまたはランダムアクセスメモリは、システムがユーザーが必要とする情報に直接アクセスできる状態を指します。このようなアクセスをサポートするメモリデバイスは、ダイレクトアクセスメモリと呼ばれます。磁気ディスク、光ディスクは、ダイレクトアクセスメモリの例です。

キャッシュメモリ

キャッシュメモリは、CPUを高速化できる非常に高速な半導体メモリです。 CPUとメインメモリ間のバッファとして機能します。 CPUが最も頻繁に使用するデータとプログラムの部分を保持するために使用されます。データとプログラムの部分は、オペレーティングシステムによってディスクからキャッシュメモリに転送され、そこからCPUがアクセスできます。

利点

キャッシュメモリはメインメモリよりも高速です。
メインメモリと比較して、アクセス時間が短縮されます。
短時間で実行できるプログラムを保存します。
一時的に使用するデータを保存します。

デメリット

キャッシュメモリの容量は限られています。
それは非常に高価です。

仮想メモリは、メモリ内で完全には利用できないプロセスの実行を可能にする技術です。このスキームの主な目に見える利点は、プログラムが物理メモリよりも大きくなる可能性があることです。仮想メモリは、ユーザーの論理メモリと物理メモリの分離です。

この分離により、使用可能な物理メモリが小さい場合にプログラマに非常に大きな仮想メモリを提供できます。以下は、プログラム全体をメインメモリに完全にロードする必要がない場合の状況です。

ユーザー作成のエラー処理ルーチンは、データまたは計算でエラーが発生した場合にのみ使用されます。
プログラムの特定のオプションと機能はほとんど使用されません。
実際に使用されるテーブルはごくわずかですが、多くのテーブルには固定量のアドレススペースが割り当てられます。
メモリ内に部分的にしか存在しないプログラムを実行する機能は、多くの利点に反するでしょう。
各ユーザープログラムをメモリにロードまたはスワップするために必要なI/Oの数は少なくなります。
プログラムは、使用可能な物理メモリの量に制約されなくなりました。
各ユーザープログラムは、より少ない物理メモリで済み、同時により多くのプログラムを実行でき、それに対応してCPU使用率とスループットが向上します。

補助記憶

補助メモリのサイズはメインメモリよりもはるかに大きくなりますが、速度は遅くなります。通常、システムプログラム、命令、およびデータファイルを保存します。セカンダリメモリとも呼ばれます。また、メインメモリ容量を超えた場合にオーバーフロー/仮想メモリとして使用することもできます。プロセッサはセカンダリメモリに直接アクセスできません。最初に補助メモリのデータ/情報がメインメモリに転送され、次にその情報にCPUがアクセスできます。補助記憶の特性は次のとおりです-

不揮発性メモリ-電源が切れてもデータは失われません。
再利用可能-データは、ユーザーによって上書きまたは削除されない限り、二次ストレージに永続的に残ります。
信頼性-セカンダリストレージデバイスの物理的安定性が高いため、セカンダリストレージのデータは安全です。
利便性-許可された人は、コンピューターソフトウェアの助けを借りて、データをすばやく見つけてアクセスできます。
容量-セカンダリストレージは、複数のディスクのセットに大量のデータを保存できます。
コスト-テープまたはディスクにデータを保存する方がプライマリメモリよりもはるかに安価です。

CPUアーキテクチャ

マイクロプロセッシングユニットは、中央処理装置、従来のコンピューターで使用されるCPUと同義です。マイクロプロセッサ（MPU）は、次のタスクを実行するデバイスまたはデバイスのグループとして機能します。

周辺機器と通信する
タイミング信号を提供する
直接データフロー
メモリ内の指示で指定されたコンピュータータスクを実行する

8085マイクロプロセッサー

8085マイクロプロセッサは、64kのメモリをアドレス指定できる8ビットの汎用マイクロプロセッサです。このプロセッサには40個のピンがあり、+ 5 Vの単一電源と3 MHzの単相クロックが必要です。

ブロック図

8080 Mircroprocessorブロック図

ALU

ALUは、マイクロプロセッサの計算機能を実行します。アキュムレータ、一時レジスタ、算術および論理回路、および5つのフラグが含まれます。結果はアキュムレータとフラグに保存されます。

ブロック図

ALU

アキュムレータ

ALUの一部である8ビットのレジスタです。このレジスタは、算術演算および論理演算を実行する際に、8ビットデータを格納するために使用されます。操作の結果はアキュムレータに保存されます。

図

アキュムレーター

フラグ

フラグはプログラム可能です。これらは、命令を使用してレジスタからのデータを保存および転送するために使用できます。 ALUには、アキュムレータおよびその他のレジスタのデータ条件に従って設定およびリセットされる5つのフリップフロップが含まれています。

* S（符号）フラグ*-算術演算の実行後、結果のビットD〜7〜が1の場合、符号フラグが設定されます。番号の署名に使用されます。特定のバイトで、D〜7〜が1の場合、負の数を意味します。ゼロの場合、正の数であることを意味します。
* Z（ゼロ）フラグ*-ALU演算結果が0の場合、ゼロフラグが設定されます。
* AC（補助キャリー）フラグ*-算術演算では、桁D3によって桁上げが生成され、桁D〜4〜に渡されると、ACフラグが設定されます。このフラグは、BCD操作の内部でのみ使用されます。
* P（パリティ）フラグ*-算術演算または論理演算の後、結果に偶数の1がある場合、フラグが設定されます。奇数の1がある場合、フラグはリセットされます。
* C（キャリー）フラグ*-算術演算の結果がキャリーの場合、キャリーフラグが設定され、それ以外の場合はリセットされます。

登録セクション

基本的にはストレージデバイスであり、命令を使用してレジスタからデータを転送します。

スタックポインタ（SP）-スタックポインタは、メモリポインタとして使用される16ビットレジスタでもあります。スタックと呼ばれる読み取り/書き込みメモリ内のメモリ位置を指します。プログラムの実行の合間に、データがスタックに格納される場合があります。スタックの先頭は、スタックポインターに16ビットアドレスを読み込むことで定義されます。
プログラムカウンタ（PC）-この16ビットレジスタは、命令の実行を順序付けるための4番目の操作を処理します。このレジスタはメモリポインタでもあります。メモリ位置には16ビットアドレスがあります。実行アドレスを保存するために使用されます。プログラムカウンタの機能は、次のバイトをフェッチするメモリアドレスを指すことです。
ストレージレジスタ-これらのレジスタは、プログラム実行中に8ビットデータを保存します。これらのレジスタは、B、C、D、E、H、Lとして識別されます。これらをレジスタペアBC、DE、およびHLとして組み合わせて、16ビット操作を実行できます。

時間と制御セクション

このユニットは、クロックパルスごとにマイクロプロセッサの動作を同期し、マイクロプロセッサと周辺機器デバイス間のスムーズな通信に必要な制御信号を生成します。 RDバーとWRバーの信号は、データバスでデータが利用可能かどうかを示す同期パルスです。制御ユニットは、マイクロプロセッサ、メモリ、および周辺機器間のデータの流れを制御します。

PIN図

すべての信号は6つのグループに分類できます

S.N.	Group	Description
1	Address bus	The 8085 microprocessor has 8 signal line, A₁₅ - A₈ which are uni directional and used as a high order address bus.
2	Data bus	The signal line AD7 - AD0 are bi-directional for dual purpose. They are used as low order address bus as well as data bus.
3	Control signal and Status signal	Control Signal RDバー-読み取り制御信号（アクティブLOW）です。アクティブな場合、メモリはデータを読み取ります。 WRバー-書き込み制御信号（アクティブLOW）です。選択したメモリに書き込まれるとアクティブになります。状態信号 ALU（アドレスラッチイネーブル）-ALUが高い場合。 8085マイクロプロセッサはアドレスバスを使用します。 ALUが低い場合。 8085マイクロプロセッサはデータバスを使用しています。 `IO/M bar* -これは、I/O操作とメモリ操作を区別するために使用されるステータス信号です。高い場合はI/O操作を示し、低い場合はメモリ操作を示します。` S〜1〜およびS〜0〜*-これらのステータス信号は、I/Oおよびメモリバーと同様に、さまざまな操作を識別できますが、小規模なシステムではほとんど使用されません。
4	Power supply and frequency signal a	V_cc* − PLUS5v power supply. V〜ss〜-グランド基準。 X、X</emphasis> -水晶がこれら2つのピンに接続されています。周波数は3 MHzで2つの動作システムによって内部的に分割されます。水晶の周波数は6 MHzでなければなりません。 CLK out -この信号は、他のデバイスのシステムクロックとして使用できます。
5	Externally initiated signal a	INTR (i/p)* − Interrupt request. INTAバー（o/p）-確認応答割り込みとして使用されます。 TRAP（i/p）</emphasis>-これはマスク不可割り込みであり、最高の優先度を持っています。 HOLD（i/p）-実行中のプログラムを保持するために使用されます。 HLDA（o/p）</emphasis>-確認応答を保留します。 READY（i/p）-この信号は、応答の遅い周辺機器がデータを受信または送信する準備ができるまで、マイクロプロセッサの読み取りまたは書き込みサイクルを遅らせるために使用されます。 RESET INバー</emphasis>-このピンの信号がLowになると、プログラムカウンターがゼロに設定され、バスがトライステートになり、MPUがリセットされます。 RESET OUT -この信号は、MPUがリセットされていることを示します。信号は、他のデバイスをリセットするために使用できます。 RST 7.5、RST 6.5、RST 5.5（要求割り込み）*-プログラム制御を特定のメモリ位置に転送するために使用されます。 INTR割り込みよりも優先度が高くなっています。
6	Serial I/O ports	The 8085 microprocessor has two signals to implement the serial transmission serial input data and serial output data.

命令フォーマット

各命令は、コンピューター内の一連のビットで表されます。命令は、フィールドと呼ばれるビットのグループに分割されます。命令の表現方法は、命令形式として知られています。通常、長方形の箱の形で表されます。命令の形式は次のタイプになります。

可変命令形式

これらは、命令の長さがオペコードとアドレス指定子に基づいて変化する命令形式です。たとえば、VAX命令は1〜53バイト、X86命令は1〜17バイトです。

フォーマット

可変命令形式

利点

これらの形式には、優れたコード密度があります。

欠点

これらの命令形式は、デコードとパイプライン化が非常に困難です。

固定命令形式

このタイプの命令形式では、すべての命令は同じサイズです。たとえば、MIPS、Power PC、Alpha、ARM。

フォーマット

固定命令形式

利点

デコードとパイプラインが簡単です。

欠点

彼らは良いコード密度を持っていません。

ハイブリッド命令形式

このタイプの命令形式では、オペコードで指定された複数の形式の長さがあります。たとえば、IBM 360/70、MIPS 16、Thumb。

フォーマット

ハイブリッド命令フォーマット

利点

これらのタイプのコード密度と命令の間のこれらの妥協は、解読が非常に簡単です。

アドレス指定モード

アドレス指定モードは、プロセッサに与えられたデータのアドレスにアクセスするさまざまな方法を提供します。操作されたデータはメモリ位置に保存され、各命令は操作する必要のある特定のデータを必要としました。データのアドレスを指定するさまざまな手法があります。これらの手法は、アドレス指定モードと呼ばれます。

直接アドレス指定モード-直接アドレス指定モードでは、オペランドのアドレスは命令で指定され、データは命令で提供されるメモリ位置で使用可能です。このデータを目的の場所に移動します。
間接アドレス指定モード-間接アドレス指定モードでは、命令はオペランドのアドレスを含むレジスタを指定します。内部RAMと外部RAMの両方に、間接アドレス指定モードでアクセスできます。
即時アドレス指定モード-即時アドレス指定モードでは、アキュムレータ内のデータを移動するオペランドに直接データが与えられます。とても速いです。
相対アドレッシングモード-相対アドレスモードでは、汎用プロセッサレジスタの代わりにプログラムカウンタを使用して、インデックスモードによって実効アドレスが決定されます。このモードは相対アドレスモードと呼ばれます。
インデックスアドレッシングモード-インデックスアドレスモードでは、オペランドの実効アドレスは、レジスタのコンテンツにコンテンツ値を追加することにより生成されます。このモードは、インデックスアドレスモードと呼ばれます。

Computer-logical-organization-quick-guide

コンピューター論理組織-概要

信号

アナログ信号

アナログ信号（温度）のグラフィカル表現

アナログシステムの欠点

デジタル信号

デジタル信号のグラフィカル表現（バイナリ）

デジタルシステムの利点

アナログ信号とデジタル信号の比較

デジタルナンバーシステム

10進数システム

2進数システム

例

8進数システム

例

16進数システム

例-

番号システムの変換

他の基本システムの10進数

例-

その他の基本システムから10進システム

例

その他のベースシステムから非10進数システム

例

ステップ1-10進数に変換

ステップ2-10進数から2進数への変換

ショートカットメソッド-バイナリからオクタル

例

ショートカット方法-8進数から2進数

例

ショートカット方式-2進数から16進数

例

ショートカットメソッド-16進数から2進数

例

バイナリコード

バイナリコードの利点

バイナリコードの分類

加重コード

非加重コード

超過3コード

例

グレーコード

グレイコードの適用

Binary Coded Decimal（BCD）コード

BCDコードの利点

BCDコードの欠点

英数字コード

エラーコード

コード変換

バイナリからBCDへの変換

ステップ1-10進数に変換

ステップ2-BCDに変換する

BCDからバイナリへの変換

ステップ1-BCDに変換する

ステップ2-バイナリに変換

超過3へのBCD

ステップ1-10進数に変換

ステップ2-10進数に3を加える

ステップ3-超過3への変換

過剰3からBCDへの変換

補数演算

バイナリシステムの補完

1の補数

2の補数

バイナリ演算

バイナリ加算

例-追加

バイナリ減算

例-減算

バイナリ乗算

例-乗算

バイナリ部

例-除算

オクタル算術

8進数システム

例

オクタル加算

例-追加

オクタル減算