Vlsi-design-mos-inverter
VLSI設計-MOSインバーター
インバーターは、すべてのデジタル設計の中核です。 その動作と特性が明確に理解されると、NANDゲート、加算器、乗算器、マイクロプロセッサなどのより複雑な構造の設計が大幅に簡素化されます。 これらの複雑な回路の電気的挙動は、インバータで得られた結果を外挿することでほぼ完全に導き出すことができます。
インバーターの解析を拡張して、NAND、NOR、XORなどのより複雑なゲートの動作を説明できます。これらのゲートは、乗算器やプロセッサーなどのモジュールのビルディングブロックを形成します。 この章では、インバーターゲートの1つの具体化、つまり静的CMOSインバーター、つまりCMOSインバーターに焦点を当てます。 これは確かに現在最も人気があり、したがって私たちの特別な注意に値します。
動作原理
理想的なインバータの論理記号と真理値表を下の図に示します。 ここで、Aは入力で、Bはノード電圧で表される反転出力です。 正論理を使用すると、論理1のブール値はV〜[.small]＃dd＃〜で表され、論理0は0で表されます。 V〜[.small]＃th＃〜はインバーターのしきい値電圧で、V〜[.small]＃dd＃〜/2です。V〜[.small]＃dd＃〜は出力電圧です。
入力がV〜[.small]＃th＃〜より小さい場合、出力は0からV〜[.small]＃dd＃〜に切り替わります。 したがって、0 <V〜[.small]＃in＃〜<V〜[.small]＃th＃〜出力は論理0入力に等しく、V〜[.small]＃th＃〜<V〜[.small ]＃in＃〜<V〜[.small]＃dd＃〜は、インバーターのロジック1入力と同じです。
図に示されている特性は理想的です。 nMOSインバーターの一般化された回路構造を下図に示します。
与えられた図から、インバータの入力電圧はnMOSトランジスタのゲート-ソース電圧に等しく、インバータの出力電圧はnMOSトランジスタのドレイン-ソース電圧に等しいことがわかります。 nMOSのソースから基板への電圧は、接地されたトランジスタのドライバとも呼ばれます。 V〜[.small]＃SS＃〜= 0です。 出力ノードは、VTCに使用される集中容量に接続されています。
抵抗負荷インバータ
抵抗負荷インバータの基本構造を下図に示します。 ここでは、エンハンスメント型nMOSがドライバートランジスタとして機能します。 負荷は、単純な線形抵抗R〜[.small]＃L＃〜で構成されます。 回路の電源はV〜[.small]＃DD＃〜であり、ドレイン電流I〜[.small]＃D＃〜は負荷電流I〜[.small]＃R＃〜に等しくなります。
回路動作
ドライバトランジスタの入力がしきい値電圧V〜[.small]＃TH＃〜（V〜[.small]＃in＃〜<V〜[.small]＃TH＃〜）より小さい場合、ドライバトランジスタはインカットオフ領域。電流は流れません。 したがって、負荷抵抗の電圧降下はゼロで、出力電圧はV〜[.small]＃DD＃〜に等しくなります。 ここで、入力電圧がさらに増加すると、ドライバトランジスタがゼロ以外の電流を流し始め、nMOSが飽和領域に入ります。
数学的には、
I _ \ {D} = \ frac \ {K _ \ {n}} \ {2} \ left [V _ \ {GS} -V _ \ {TO} \ right] ^ \ {2}
入力電圧をさらに上げると、ドライバートランジスタが線形領域に入り、ドライバートランジスタの出力が減少します。
I _ \ {D} = \ frac \ {K _ \ {n}} \ {2} 2 \ left [V _ \ {GS} -V _ \ {TO} \ right] V _ \ {DS} -V _ \ {DS } ^ \ {2}
以下に示す抵抗負荷インバータのVTCは、ドライバートランジスタの動作モードと電圧ポイントを示します。
N型MOSFET負荷付きインバータ
MOSFETを負荷デバイスとして使用する主な利点は、トランジスタが占めるシリコン面積が抵抗性負荷が占める面積よりも小さいことです。 ここで、MOSFETはアクティブ負荷であり、アクティブ負荷を備えたインバータは、抵抗負荷を備えたインバータよりも優れたパフォーマンスを提供します。
エンハンスメント負荷NMOS
エンハンスメント型負荷装置を備えた2つのインバーターを図に示します。 負荷トランジスタは、ゲート端子に印加されるバイアス電圧に応じて、飽和領域または線形領域で動作できます。 飽和エンハンスメント負荷インバーターを図に示します。 (a). 単一の電圧供給と簡単な製造プロセスが必要なため、V〜[.small]＃OH＃〜はV〜[.small]＃DD＃〜-V〜[.small]＃T＃〜に制限されます。
線形強化負荷インバーターは図に示されています。 (b). 常に線形領域で動作します。 V〜[.small]＃OH＃〜レベルはV〜[.small]＃DD＃〜と等しくなります。
線形負荷インバーターは、飽和エンハンスメントインバーターと比較してノイズマージンが高くなります。 しかし、線形エンハンスメントインバータの欠点は、2つの別個の電源が必要であり、両方の回路が高い電力損失を被ることです。 したがって、エンハンスメントインバーターは、大規模なデジタルアプリケーションでは使用されません。
空乏負荷NMOS
エンハンスメント負荷インバータの欠点は、空乏負荷インバータを使用することで克服できます。 エンハンスメントロードインバータと比較して、デプレッションロードインバータは、負荷のしきい値電圧を調整するためのチャネルインプラントの製造ステップがほとんど必要ありません。
空乏負荷インバータの利点は、VTCの急激な移行、ノイズマージンの改善、単一電源、全体のレイアウト面積の縮小です。
図に示すように、負荷のゲートとソース端子が接続されています。したがって、V〜[.small]＃GS＃〜= 0です。 したがって、負荷のしきい値電圧は負です。 したがって、
V _ \ {GS、load}> V _ \ {T、load} が満たされている
したがって、負荷デバイスには、入力および出力電圧レベルに関係なく、常に伝導チャネルがあります。
負荷トランジスタが飽和領域にあるとき、負荷電流は
I _ \ {D、load} = \ frac \ {K _ \ {n、load}} \ {2} \ left [-V _ \ {T、load} \ left（V _ \ {out} \ right）\ right ] ^ \ {2}
負荷トランジスタが線形領域にある場合、負荷電流は
I _ \ {D、load} = \ frac \ {K _ \ {n、load}} \ {2} \ left [2 \ left | V _ \ {T、load} \ left（V _ \ {out} \ right）\ right |。\ left（V _ \ {DD} -V _ \ {out} \ right）-\ left（V _ \ {DD} -V_ \ {out} \ right）^ \ {2} \ right]
空乏型負荷インバータの電圧伝達特性を以下の図に示します-
CMOSインバーター–回路、動作、説明
CMOSインバーター回路を図に示します。 ここでは、nMOSおよびpMOSトランジスタがドライバトランジスタとして機能します。一方のトランジスタがオンのとき、他方はオフになります。
この構成は、* complementary MOS（CMOS）*と呼ばれます。 入力は両方のトランジスタのゲート端子に接続されているため、両方を入力電圧で直接駆動できます。 nMOSの基板はグランドに接続され、pMOSの基板は電源V〜[.small]＃DD＃〜に接続されます。
したがって、両方のトランジスタでV〜[.small]＃SB＃〜= 0です。
V _ \ {GS、n} = V _ \ {in}
V _ \ {DS、n} = V _ \ {out}
And,
V _ \ {GS、p} = V _ \ {in} -V _ \ {DD}
V _ \ {DS、p} = V _ \ {out} -V _ \ {DD}
nMOSの入力がしきい値電圧より小さい場合（V〜[.small]＃in＃〜<V〜[.small]＃TO、n＃〜）、nMOSはカットオフされ、pMOSは線形領域にあります。 したがって、両方のトランジスタのドレイン電流はゼロです。
I _ \ {D、n} = I _ \ {D、p} = 0
したがって、出力電圧V〜[.small]＃OH＃〜は供給電圧に等しくなります。
V _ \ {out} = V _ \ {OH} = V _ \ {DD}
入力電圧がV〜[.small]＃DD＃〜よりも大きい場合V〜[.small]＃TO、p＃〜、pMOSトランジスタはカットオフ領域にあり、nMOSは線形領域にあるため、両方のトランジスタのドレイン電流はゼロです。
I _ \ {D、n} = I _ \ {D、p} = 0
したがって、出力電圧V〜[.small]＃OL＃〜はゼロに等しくなります。
V _ \ {out} = V _ \ {OL} = 0
nMOSは、V〜[.small]＃in＃〜> V〜[.small]＃TO＃〜であり、以下の条件が満たされている場合、飽和領域で動作します。
V _ \ {DS、n} \ geq V _ \ {GS、n} -V _ \ {TO、n}
V _ \ {out} \ geq V _ \ {in} -V _ \ {TO、n}
V〜[.small]＃in＃〜<V〜[.small]＃DD＃〜＆plus;の場合、pMOSは飽和領域で動作します。 V〜[.small]＃TO、p＃〜および次の条件が満たされる場合。
V _ \ {DS、p} \ leq V _ \ {GS、p} -V _ \ {TO、p}
V _ \ {out} \ leq V _ \ {in} -V _ \ {TO、p}
入力電圧の値が異なる場合、両方のトランジスタの動作領域を以下にリストします。
| Region | V~in~ | V~out~ | nMOS | pMOS |
|---|---|---|---|---|
| A | < V~TO, n~ | V~OH~ | Cut – off | Linear |
| B | V~IL~ | High ≈ V~OH~ | Saturation | Linear |
| C | V~th~ | V~th~ | Saturation | Saturation |
| D | V~IH~ | Low ≈ V~OL~ | Linear | Saturation |
| E | > (V~DD~ PLUS V~TO, p~) | V~OL~ | Linear | Cut – off |
CMOSのVTCは次の図に示されています-
