Semiconductor-devices-jfet-biasing

提供:Dev Guides
移動先:案内検索

半導体デバイス-JFETバイアス

JFETにバイアスをかけるには、自己バイアス法と電位分割法の2つの方法があります。 この章では、これら2つの方法について詳しく説明します。

自己バイアス法

次の図は、nチャネルJFETの自己バイアス方式を示しています。 ドレイン電流は* R〜s〜を流れ、必要なバイアス電圧を生成します。 したがって、 R〜s〜*はバイアス抵抗です。

自己バイアス

したがって、バイアス抵抗両端の電圧、

V_s = I _ \ {DRS}

私たちが知っているように、ゲート電流は無視できるほど小さく、ゲート端子はDCグランドにあり、V〜G〜= 0、

V _ \ {GS} = V_G-V_s = 0-I _ \ {DRS}

または$ V _ \ {GS} = -I _ \ {DRS} $

V〜GS〜はゲートを負に保ちますw.r.t. ソースに。

分圧器方式

次の図は、JFETをバイアスする分圧器の方法を示しています。 ここで、抵抗R〜1〜とR〜2〜はドレイン電源電圧(V〜DD〜)で分圧回路を形成し、トランジスタバイアスで使用されるものとほぼ同じです。

電圧分割器

R〜2〜の両端の電圧は、必要なバイアスを提供します-

V_2 = V_G = \ frac \ {V _ \ {DD}} \ {R_1 + R_2} \ times R_2

$ = V_2 + V _ \ {GS} + I_D + R_S $

または$ V _ \ {GS} = V_2-I _ \ {DRS} $

回路は、V〜GS〜が常に負になるように設計されています。 動作点は、次の式を使用して見つけることができます-

I_D = \ frac \ {V_2-V _ \ {GS}} \ {R_S}

および$ V _ \ {DS} = V _ \ {DD}-I_D(R_D + R_S)$