Semiconductor-devices-barrier-potential

半導体デバイス-障壁ポテンシャル

N型およびP型の材料は、共通の接合部で結合される前に電気的に中性であると見なされます。 しかし、接合の拡散が瞬時に行われた後、電子が接合部を横切って正孔を満たし、P材料に負イオンが出現するため、この作用により接合部の近くの領域が負電荷を帯びます。 N材料から放出される電子により、N材料が正イオンを生成します。

このすべてのプロセスにより、ジャンクションのN側が正味の正電荷を帯びるようになります。 この特定の電荷生成は、残りの電子と正孔を接合部から遠ざける傾向があります。 この動作により、他の電荷キャリアが接合部全体に拡散するのが多少難しくなります。 その結果、電荷が蓄積されるか、接合部に障壁電位が現れます。

次の図に示すように。 結果として生じる障壁電位には、P-N接合部に接続された小さなバッテリーがあります。 所定の図で、PおよびN材料に関するこの電位障壁の極性を観察してください。 水晶が外部エネルギー源に接続されていない場合、この電圧または電位が存在します。

バリア

ゲルマニウムの障壁電位は約0.3 V、シリコンの障壁電位は0.7 Vです。 これらの値は直接測定することはできず、接合部の空間電荷領域全体に現れます。 電流伝導を生成するには、P-N接合の障壁電位を外部電圧源で克服する必要があります。