単方向サンプリングゲート

サンプリングゲートの概念を理解した後、サンプリングゲートの種類を理解してみましょう。単方向サンプリングゲートは、正または負のパルスを通過させることができます。それらはダイオードを使用して構成されています。

単方向サンプリングゲート回路は、コンデンサC、ダイオードD、2つの抵抗R〜1〜およびR〜L〜で構成されます。信号入力はコンデンサに与えられ、制御入力は抵抗R〜1〜に与えられます。出力は、負荷抵抗R〜L〜を通過します。回路は以下のとおりです。

制御入力

ダイオードの機能によると、ダイオードのアノードがダイオードのカソードよりも正の場合にのみ導通します。ダイオードの入力に正の信号がある場合、導通します。ゲート信号がオンになっている期間が送信期間です。したがって、入力信号が送信されるのはその期間中です。そうでない場合、送信はできません。

次の図は、入力信号とゲート信号の期間を示しています。

入力信号

入力信号は、図に示すように、ゲートがオンになっている時間だけ送信されます。

私たちが持っている回路から、

ダイオードのアノードには2つの信号（V〜S〜およびV〜C〜）が印加されます。アノードの電圧がV〜P〜として示され、カソードの電圧がV〜N〜として示される場合、出力電圧は次のように得られます。

V_o = V_P =（V_S + V_C）> V_N

したがって、ダイオードは順方向バイアス状態です。

V_O = V_S + V_1> V_N

Then

V_O = V_S

V〜1〜= 0の場合、

Then

V_O = V_S + V_1 \：どの\：は\：V_O = V_S を意味します

V〜1〜= 0の理想値。

したがって、V〜1〜= 0の場合、入力信号全体が出力に表示されます。 V〜1〜の値が負の場合、入力の一部が失われ、V〜1〜が正の場合、入力とともに追加の信号が出力に表示されます。

このすべては、送信期間中に発生します。

非送信期間中、

V_O = 0

ダイオードが逆バイアス状態にあるため

アノードの電圧がカソードの電圧より低い場合、

V_S + V_C <0 \：ボルト

非送信期間中、

V_C = V_2

V_S + V_2 <0

V〜2〜の大きさはV〜s〜よりも大きくなければなりません。

| V_2 | ＆Gt; V_S

ダイオードが逆バイアスになるためには、電圧V〜S〜とV〜C〜の合計が負でなければなりません。 V〜C〜（現在はV〜2〜）は可能な限り負である必要があり、V〜S〜は正ですが、両方の電圧の合計が負の結果になるようにします。

特殊なケース

次に、制御電圧が負の値である入力電圧の異なる値のいくつかのケースを見てみましょう。

ケース1

V〜S〜= 10VおよびV〜C〜= -10v（V〜1〜）から-20v（V〜2〜）の例を見てみましょう

ここで、これら2つの信号（V〜S〜およびV〜C〜）が適用されると、アノードの電圧は

V_P = V_S + V_C

これは送信期間に関するものであるため、V〜C〜にはV〜1〜のみが考慮されます。

V_O =（10V）+（-10V）= 0V

したがって、ある程度の入力電圧が印加されていても、出力はゼロになります。次の図は、この点を説明しています。

ケース1

ケース2

V〜S〜= 10VおよびV〜C〜= -5v（V〜1〜）から-20v（V〜2〜）の例を見てみましょう

ここで、これら2つの信号（V〜S〜およびV〜C〜）が適用されると、アノードの電圧は

V_P = V_S + V_C

これは送信期間に関するものであるため、V〜C〜にはV〜1〜のみが考慮されます。

V_O =（10V）+（-5V）= 5V

したがって、出力は5 Vになります。次の図は、この点を説明しています。

ケース2

事例3

V〜S〜= 10VおよびV〜C〜= 0v（V〜1〜）から-20v（V〜2〜）の例を見てみましょう

ここで、これら2つの信号（V〜S〜およびV〜C〜）が適用されると、アノードの電圧は

V_P = V_S + V_C

これは送信期間に関するものであるため、V〜C〜にはV〜1〜のみが考慮されます。

V_O =（10V）+（0V）= 10V

したがって、出力は10 Vになります。次の図は、この点を説明しています。

ケース3

事例4

V〜S〜= 10VおよびV〜C〜= 5v（V〜1〜）から-20v（V〜2〜）の例を見てみましょう

ここで、これら2つの信号（V〜S〜およびV〜C〜）が適用されると、アノードの電圧は

V_P = V_S + V_C

これは送信期間に関するものであるため、V〜C〜にはV〜1〜のみが考慮されます。

V_O =（10V）+（5V）= 15V

したがって、出力は15 Vになります。

出力電圧は、印加される制御電圧の影響を受けます。この電圧が入力に加算され、出力が生成されます。したがって、出力に影響します。

次の図は、両方の信号の重ね合わせを示しています。

ケース4

ゲート電圧のみが印加されている間、出力は5vになることがわかります。両方の信号が適用されると、V〜P〜はV〜O〜として表示されます。非送信期間中、出力は0vです。

上図からわかるように、（V〜S〜= 0の）入力信号が適用されていないにもかかわらず、送信期間と非送信期間の出力信号の差は Pedestal と呼ばれます。この台座は正でも負でもかまいません。この例では、出力に正の台座が得られます。

制御電圧に対するRCの影響

制御電圧が定常状態に達する前に入力信号が印加されると、出力にいくらかの歪みが生じます。

制御信号が0vのときに入力信号が与えられた場合にのみ、正しい出力が得られます。この0vは安定した値です。その前に入力信号が与えられると、歪みが発生します。

エフェクトRC

Aでの制御電圧の緩やかな上昇は、存在するRC回路によるものです。 RCの結果である時定数は、この波形の形状に影響します。