Linear-integrated-circuits-applications-phase-locked-loop-ic
フェーズロックループIC
Phase Locked Loop *（PLL）*は、線形システムの重要なブロックの1つです。 レーダー、衛星、FMなどの通信システムで役立ちます。
この章では、PLLおよびIC 565のブロック図について詳しく説明します。
PLLのブロック図
フェーズロックループ（PLL）は、主に次の* 3ブロック*で構成されています-
- 位相検出器
- アクティブローパスフィルター
- 電圧制御発振器（VCO）
PLLの*ブロック図*は、次の図に示されています-
位相検出器の出力は、アクティブローパスフィルターの入力として適用されます。 同様に、アクティブローパスフィルターの出力はVCOの入力として適用されます。
PLLの working は次のとおりです-
- *位相検出器*は、$ f _ \ {in} $の周波数を持つ入力信号と$ f _ \ {out} $の周波数を持つフィードバック（出力）信号との位相差に比例するDC電圧を生成します。
- *位相検出器*は乗算器であり、出力で2つの周波数成分を生成します-周波数$ f _ \ {in} $と$ f _ \ {out} $の合計と周波数差$ f _ \ {in} $＆$ f _ \ {out} $。
- 「アクティブローパスフィルター」は、位相検出器の出力に存在する高周波成分を除去した後、出力にDC電圧を生成します。 また、信号を増幅します。
- VCO は、入力が適用されていないときに特定の周波数の信号を生成します。 この周波数は、DC電圧を印加することでどちらかの側にシフトできます。 したがって、周波数偏差は、ローパスフィルターの出力に存在するDC電圧に正比例します。
上記の操作は、VCO周波数が入力信号周波数に等しくなるまで行われます。 アプリケーションのタイプに基づいて、アクティブローパスフィルターの出力またはVCOの出力を使用できます。 PLLは、FM復調器、クロックジェネレーターなど、多くの*アプリケーション*で使用されています。
PLLは、次の3つのモードのいずれかで動作します*-
- フリーランニングモード
- キャプチャーモード
- ロックモード
最初は、入力が適用されていない場合、PLLは*フリーランニングモード*で動作します。 ある周波数の入力信号がPLLに印加されると、VCOの出力信号周波数が変化し始めます。 この段階では、PLLは capture mode で動作していると言われています。 VCOの出力信号周波数は、入力信号周波数に等しくなるまで連続的に変化します。 現在、PLLは*ロックモード*で動作していると言われています。
IC 565
IC 565は、最も一般的に使用される位相ロックループICです。 14ピンのデュアルインラインパッケージ（DIP）です。 IC 565の*ピン図*は、次の図に示されています-
各ピンの目的は、上の図から一目瞭然です。 14ピンのうち、10ピン（ピン番号1〜10）のみがPLLの動作に使用されます。 そのため、残りの4つのピン（ピン番号11〜14）にはNC（接続なし）というラベルが付いています。
ピン番号2および3が接地されている場合、 VCO はIC 565のピン番号4で出力を生成します。 数学的には、VCOの出力周波数$ f _ \ {out} $を次のように記述できます。
f _ \ {out} = \ frac \ {0.25} \ {R_VC_V}
どこで、
$ R _ \ {V} $は、ピン番号8に接続されている外部抵抗です。
$ C _ \ {V} $は、ピン番号9に接続されている外部コンデンサーです。
- $ R _ \ {V} $および$ C _ \ {V} $の適切な値を選択することにより、VCOの出力周波数$ f _ \ {out} $を修正（決定）できます。
- ピン番号4と5は、VCOの出力を位相検出器の入力の1つとして適用できるように、外部ワイヤで短絡する必要があります。
- IC 565の内部抵抗は$ 3.6K \ Omega $です。 その内部抵抗で*ローパスフィルタ*を作成するには、ピン番号7と10の間にコンデンサCを接続する必要があります。
要件に従って、IC 565のピンを適切に構成する必要があることに注意してください。
