デジタル回路-ラッチ

動作に適したトリガーの種類に基づいて、2種類のメモリ要素があります。

ラッチは、*レベル感知*のイネーブル信号で動作します。一方、フリップフロップはエッジに敏感です。フリップフロップについては、次の章で説明します。次に、SRラッチとDラッチについて1つずつ説明します。

SRラッチ

SRラッチは Set Reset Latch とも呼ばれます。イネーブルEが「1」に維持されている限り、このラッチは出力に影響します。 SRラッチの*回路図*を次の図に示します。

この回路には、2つの入力S＆Rと2つの出力Q（t）＆Q（t） ’があります。 *上部NORゲート*には2つの入力Rと現在の状態の補数Q（t）があり、有効な場合Eが「1」の場合、次の状態Q（t + 1）を生成します。

同様に、*下部のNORゲート*には2つの入力Sと現在の状態Q（t）があり、有効な場合、次の状態の補数Q（t + 1） 'を生成します。Eは' 1 'です。

2入力NORゲート*は出力を生成することを知っています。これは、入力の1つが「0」である場合、別の入力の補数です。同様に、入力の1つが「1」の場合、「0」出力を生成します。
S = 1の場合、次の状態Q（t + 1）は、現在の状態Q（t）値に関係なく、「1」に等しくなります。
R = 1の場合、次の状態Q（t + 1）は、現在の状態Q（t）の値に関係なく、「0」に等しくなります。

いつでも、これら2つの入力のうち1つだけが「1」でなければなりません。両方の入力が「1」の場合、次の状態Q（t + 1）値は未定義です。

次の表に、SRラッチの*状態テーブル*を示します。

したがって、SRラッチは、入力条件に基づいて、ホールド、セット、リセットなどの3種類の機能を実行します。

SRラッチには1つの欠点があります。つまり、入力SとRの両方が1の場合、次の状態値は予測できません。したがって、Dラッチによってこの困難を克服できます。データラッチとも呼ばれます。 Dラッチの*回路図*を次の図に示します。

この回路には、単一の入力Dと2つの出力Q（t）およびQ（t）があります。 Dラッチは、SアンプとR入力の間にインバータを配置し、D入力をSに接続することにより、SRラッチから取得されます。つまり、SとRの組み合わせは同じ値を排除しました。

D = 0→S = 0＆R = 1の場合、次の状態Q（t + 1）は、現在の状態、Q（t）値に関係なく、「0」に等しくなります。これは、SRラッチ状態テーブルの2行目に対応しています。
D = 1→S = 1＆R = 0の場合、次の状態Q（t + 1）は、現在の状態、Q（t）値に関係なく、「1」に等しくなります。これは、SRラッチ状態テーブルの3行目に対応しています。

次の表は、Dラッチの*状態テーブル*を示しています。

D	Q(t + 1)
0	0
1	1

したがって、Dラッチは、データ入力Dで利用可能な情報を保持します。つまり、イネーブルがHighである限り、Dラッチの出力は入力Dの変化に敏感です。

この章では、NORゲート間のクロスカップリングを提供することにより、さまざまなラッチを実装しました。同様に、NANDゲートを使用してこれらのラッチを実装できます。