Computer-logical-organization-combinational-circuits
組み合わせ回路
組み合わせ回路は、回路内のさまざまなゲートを組み合わせた回路です。たとえば、エンコーダー、デコーダー、マルチプレクサー、デマルチプレクサーなどです。 組み合わせ回路の特性のいくつかは次のとおりです-
- 任意の時点での組み合わせ回路の出力は、入力端子に存在するレベルのみに依存します。
- 組み合わせ回路はメモリを使用しません。 入力の以前の状態は、回路の現在の状態に影響を与えません。
- 組み合わせ回路は、n個の入力とm個の出力を持つことができます。
ブロック図
次のように、いくつかの重要な組み合わせ回路について詳しく説明します。
半加算器
半加算器は、2つの入力と2つの出力を備えた組み合わせ論理回路です。 半加算回路は、2つのシングルビット2進数AとBを加算するように設計されています。 これは、2つの*単一*ビット番号を追加するための基本的な構成要素です。 この回路には、*キャリー*と*サム*の2つの出力があります。
ブロック図
真理値表
回路図
全加算器
全加算器は、半加算回路の欠点を克服するために開発されました。 2つの1ビット数AとBを追加し、cを運ぶことができます。 全加算器は、3つの入力と2つの出力の組み合わせ回路です。
ブロック図
真理値表
回路図
Nビット並列加算器
全加算器は、キャリー入力とともに2桁の1桁の2進数のみを追加できます。 しかし実際には、1ビットよりもはるかに長い2進数を追加する必要があります。 2つのnビット2進数を追加するには、nビット並列加算器を使用する必要があります。 カスケードで多数の全加算器を使用します。 前の全加算器のキャリー出力は、次の全加算器のキャリー入力に接続されます。
4ビット並列加算器
ブロック図では、A〜0〜およびB〜0〜は4ビットワードAおよびBのLSBを表します。 したがって、Full Adder-0は最も低いステージです。 したがって、そのC〜in〜は永続的に0になりました。 残りの接続は、図1に示すnビット並列加算器の接続とまったく同じです。 4ビット並列加算器は非常に一般的な論理回路です。
ブロック図
Nビット並列減算器
減算は、減算する数値の1または2の補数を取ることで実行できます。 たとえば、Bの1の補数または2の補数をAに追加することにより、減算（A-B）を実行できます。 つまり、バイナリ加算器を使用してバイナリ減算を実行できます。
4ビット並列減算器
減算される数（B）は、最初にインバーターを通過してその1の補数を取得します。 次に、4ビット加算器がAとBの2の補数を加算して減算を生成します。 S〜3〜S〜2〜S〜1〜S〜0〜はバイナリ減算（A-B）の結果を表し、キャリー出力C〜out〜は結果の極性を表します。 A> Bの場合、Cout = 0で、バイナリ形式（A-B）の結果、C〜out〜= 1で、結果は2の補数形式です。
ブロック図
ハーフ減算器
ハーフ減算器は、2つの入力と2つの出力（差と借用）を備えた組み合わせ回路です。 入力で2つのバイナリビットの差を生成し、1が借用されているかどうかを示す出力（借用）も生成します。 減算（A-B）では、Aは被減数ビットと呼ばれ、Bは減数ビットと呼ばれます。
真理値表
回路図
完全な減算器
ハーフ減算器の欠点は、フル減算器によって克服されます。 完全減算器は、3つの入力A、B、Cと2つの出力DおよびC 'を備えた組み合わせ回路です。 Aは「被減数」、Bは「減数」、Cは前段階で生成された「借入」、Dは差出力、Cは借入出力です。
真理値表
回路図
マルチプレクサー
マルチプレクサは、組み合わせ回路の特別なタイプです。 nデータ入力、1出力、2 m = nのm選択入力があります。 これは、n個のデータ入力の1つを選択して出力にルーティングするデジタル回路です。 n個の入力のいずれかの選択は、選択した入力によって行われます。 選択した入力に適用されるデジタルコードに応じて、n個のデータソースから1つが選択され、単一の出力Yに送信されます。 Eはストロボまたはイネーブル入力と呼ばれ、カスケードに役立ちます。 通常、アクティブLOWターミナルであるため、ローの場合に必要な操作を実行します。
ブロック図
マルチプレクサには複数のバリエーションがあります
- 2：1マルチプレクサー
- 4：1マルチプレクサー
- 16：1マルチプレクサー
- 32：1マルチプレクサー
ブロック図
真理値表
デマルチプレクサ
デマルチプレクサは、マルチプレクサの逆の操作を実行します。 1つの入力を受け取り、それを複数の出力に分配します。 入力は1つ、出力はn、選択入力はmです。 一度に1つの出力ラインのみが選択ラインによって選択され、入力は選択された出力ラインに送信されます。 デマルチプレクサは、図1に示すように単極多方向スイッチと同等です。
デマルチプレクサには複数のバリエーションがあります。
- 1：2デマルチプレクサー
- 1：4デマルチプレクサ
- 1：16デマルチプレクサー
- 1:32デマルチプレクサー
ブロック図
真理値表
デコーダ
デコーダーは組み合わせ回路です。 入力はnで、最大出力はm = 2nです。 デコーダーは、データ入力のないデマルチプレクサーと同じです。 エンコーダーの操作とまったく逆の操作を実行します。
ブロック図
デコーダーの例を次に示します。
- コードコンバーター
- 7セグメントデコーダーへのBCD
- ニキシー管デコーダー
- リレーアクチュエータ
2〜4ラインデコーダー
2〜4ラインデコーダーのブロック図を図に示します。 AとBは2つの入力で、D〜Dは4つの出力です。 真理値表は、デコーダーの動作を説明しています。 入力の特定の組み合わせに対してのみ、各出力が1であることを示しています。
ブロック図
真理値表
論理回路
エンコーダ
エンコーダーは、デコーダーの逆演算を実行するように設計された組み合わせ回路です。 エンコーダには、n個の入力ラインとm個の出力ラインがあります。 エンコーダーは、デジタル入力番号に対応するmビットのバイナリコードを生成します。 エンコーダーはn入力デジタルワードを受け入れ、それをmビットの別のデジタルワードに変換します。
ブロック図
エンコーダーの例は次のとおりです。
- 優先エンコーダー
- 10進数からBCDエンコーダー
- オクタルからバイナリへのエンコーダー
- 16進数からバイナリへのエンコーダ
優先エンコーダー
これは特別なタイプのエンコーダーです。 入力行が優先されます。 2つ以上の入力行が同時に1である場合、最も優先度の高い入力行が考慮されます。 4つの入力D〜0〜、D〜1〜、D〜2〜、D〜3〜、および2つの出力Y〜0〜、Y〜1〜があります。 4つの入力のうち、D〜3〜の優先度が最高で、D〜0〜の優先度が最低です。 つまり、D〜3〜= 1の場合、他の入力に関係なく、Y〜1〜Y〜1〜= 11になります。 同様に、D〜3〜= 0およびD〜2〜= 1の場合、他の入力に関係なくY〜1〜Y〜0〜= 10です。
