Basic-electronics-jfet
ベーシックエレクトロニクス-JFET
JFETは Junction Field Effect Transistor と略されます。 JFETは通常のFETとまったく同じです。 JFETのタイプは、nチャネルFETとPチャネルFETです。 ｐ型材料は、ｎチャネルＦＥＴのｎ型基板に追加され、一方、ｎ型材料は、ｐチャネルＦＥＴのｐ型基板に追加される。 したがって、両方を理解するには、1つのタイプのFETについて説明するだけで十分です。
NチャンネルFET
NチャネルFETは、主に使用される電界効果トランジスタです。 NチャネルFETの製造では、N型半導体の狭いバーが使用され、その上にP型材料が拡散によって形成されます。 これらの2つの側面は、ゲート端子の単一の接続を描くために結合されます。 これは次の図から理解できます。
これらの2つのゲート堆積（p型材料）は、2つのPNダイオードを形成します。 ゲート間の領域は*チャンネル*と呼ばれます。 多数キャリアはこのチャネルを通過します。 したがって、FETの断面形状は次の図のように理解されます。
ソースとドレインを形成するn型半導体バーの両端にオーミックコンタクトが作成されます。 ソース端子とドレイン端子は交換可能です。
NチャネルFETの動作
FETの動作に入る前に、空乏層がどのように形成されるかを理解する必要があります。 このため、ゲート端子の電圧* V〜GG〜が逆バイアスされ、ドレイン端子の電圧 V〜DD〜*が印加されていないと仮定します。 これをケース1とします。
- ケース1 *では、 V〜GG〜が逆バイアスされ、 V〜DD〜*が適用されない場合、P層とN層の間の空乏領域が拡大する傾向があります。 これは、負の電圧が印加されると発生し、p型層からゲート端子に向かって正孔を引き付けます。
- ケース2 *では、 V〜DD〜が適用され（プラス端子がドレインに、マイナス端子がソースに）、 V〜GG〜が適用されない場合、電子はドレイン電流を構成するソースからドレインに流れます I〜D〜*。
次の図を検討して、両方の電源が供給されたときに何が起こるかを理解しましょう。
ゲート端子での供給により、空乏層が成長し、ドレイン端子での電圧により、ソースからドレイン端子へのドレイン電流が可能になります。 ソース端子の点がBで、ドレイン端子の点がAであると仮定すると、チャネルの抵抗は、端子Aでの電圧降下が端子Bでの電圧降下よりも大きくなるようになります。 つまり、
*_V〜A〜> V〜B〜_*したがって、電圧降下は、チャネルの長さにわたって進行しています。 したがって、逆バイアス効果は、ソース端子よりもドレイン端子で強くなります。 これが、* V〜GG〜と V〜DD〜*の両方が適用された場合、空乏層がポイントBよりもポイントAでよりチャネルに浸透する傾向がある理由です。 次の図はこれを説明しています。
FETの動作を理解したので、FETの実際の動作を見てみましょう。
操作の枯渇モード
空乏層の幅はFETの動作に重要な役割を果たしているため、動作の名前の空乏モードが暗示しています。 拡張動作モードと呼ばれる別のモードがあります。これについては、MOSFETの動作で説明します。 ただし、* JFETには、空乏モード*の動作しかありません。
ゲート端子とソース端子の間に電位が印加されておらず、ドレインとソースの間に電位* V〜DD〜が印加されていると考えてみましょう。 現在、電流 I〜D〜はドレインからソース端子に流れ、チャネル幅が大きくなるにつれて最大になります。 ゲートとソース端子 V〜GG〜の間に印加される電圧に逆バイアスをかけます。 前述のように、これにより空乏幅が増加します。 層が成長するにつれて、チャネルの断面積が減少し、したがってドレイン電流 I〜D〜*も減少します。
このドレイン電流がさらに増加すると、両方の空乏層が互いに接触する段階が発生し、電流* I〜D〜*が流れなくなります。 これは、次の図に明確に示されています。
これら両方の空乏層が文字通り「タッチ」する電圧は、「ピンチオフ電圧」と呼ばれます。 VPとして示されます。 この時点では、ドレイン電流は文字通りゼロです。 したがって、ドレイン電流はゲートの逆バイアス電圧の関数です。
ゲート電圧はドレイン電流を制御するため、FETは「電圧制御デバイス」と呼ばれます。 これは、ドレイン特性曲線からより明確に理解されます。
JFETのドレイン特性
FETのドレインの特性曲線を得ることができるFETの機能を要約してみましょう。 これらの特性を得るためのFETの回路を以下に示します。
ゲートとソース間の電圧* V〜GS〜がゼロの場合、またはそれらが短絡している場合、 V〜DS〜が適用されないため、ソースからドレインへの電流 I〜D〜もゼロになります。 ドレインとソース間の電圧 V〜DS〜が増加すると、ソースからドレインへの電流 I〜D〜が増加します。 この電流の増加は、特定のポイント *A （ニー電圧）まで直線的です。
ゲート端子は逆バイアス状態になり、* I〜D〜が増加すると、空乏領域が収縮する傾向があります。 このくびれの長さは等しくないため、これらの領域はドレインでより近くになり、ドレインでより遠くになり、*ピンチオフ*電圧につながります。 ピンチオフ電圧は、ドレイン電流が一定値（飽和値）に近づくドレインからソースへの最小電圧として定義されます。 このピンチオフ電圧が発生するポイントは、*ピンチオフポイント*と呼ばれ、 *B と表されます。
- V〜DS〜がさらに増加すると、 I〜D〜が実質的に一定のままになるようにチャネル抵抗も増加します。 領域 *BC は、*飽和領域*または増幅器領域として知られています。 これらはすべて、ポイントA、B、Cとともに以下のグラフにプロットされています。
ドレイン特性は、さまざまなゲートソース電圧VGSのドレインソース電圧* V〜DS〜に対するドレイン電流 I〜D〜*に対してプロットされています。 このようなさまざまな入力電圧の全体的なドレイン特性は、以下のとおりです。
負のゲート電圧がドレイン電流を制御するため、FETは電圧制御デバイスと呼ばれます。 ドレイン特性は、FETの性能を示します。 上記のプロットされたドレイン特性は、ドレイン抵抗、相互コンダクタンス、および増幅係数の値を取得するために使用されます。
